发明名称 多层芯片电子元件
摘要 本发明提供一种多层芯片电子元件,该多层芯片电子元件包括:多层本体,该多层本体通过堆叠多个磁性层而形成;和导电图案,该导电图案布置在所述多个磁性层之间并且沿层压方向电连接以形成线圈图案,其中在所述线圈图案中的单个线圈图案沿所述多层本体的长度方向和宽度方向投影的情况中,当所述线圈图案内侧的所述磁性层的面积被定义为Ai并且所述线圈图案外侧的所述磁性层的面积被定义为Ao时,满足0.40≤Ai:Ao≤1.03。
申请公布号 CN103680815A 申请公布日期 2014.03.26
申请号 CN201310008006.9 申请日期 2013.01.09
申请人 三星电机株式会社 发明人 韩镇宇;宋昭娟;安成庸;文炳喆;孙受焕
分类号 H01F17/04(2006.01)I;H01F27/28(2006.01)I;H01F41/04(2006.01)I 主分类号 H01F17/04(2006.01)I
代理机构 北京润平知识产权代理有限公司 11283 代理人 施娥娟;桑传标
主权项 一种多层芯片电子元件,该多层芯片电子元件包括:多层本体,所述多层本体形成为2016‑尺寸或更小,并且所述多层本体包括:多个磁性层,该多个磁性层上形成有导电图案;和转接电极,该转接电极电连接所述导电图案以沿层压方向形成线圈图案,在所述线圈图案沿所述多层本体的长度方向和宽度方向投影的情况中,当在所述线圈图案的内侧形成的面积被定义为Ai并且在所述线圈图案的外侧形成的面积被定义为Ao时,满足0.40≤Ai:Ao≤1.03,并且当所述线圈图案的面积被定义为Ae并且所述多层本体的沿所述长度方向和宽度方向的总面积被定义为At时,满足0.13≤Ae:At≤0.78。
地址 韩国京畿道