一种超高频脉冲间隔编码的模拟解码电路

摘要

通常的编码电路使用数字电路进行解码，这就要求数字电路的时钟具有足够高的频率。在芯片电路设计中，高的时钟频率就意味着较高的电路功耗。本发明公开了一种超高频脉冲间隔编码的模拟解码电路，利用多种模拟采样电路，实现了无时钟的脉冲间隔编码的模拟电路解码方法。

主权项

一种脉冲间隔编码的解码电路，用于对脉冲间隔编码进行解码，包括：充电基准电路，包含电流源、电容以及控制开关，由支路一和支路二串联组成，其中电容C1和控制开关SW4并联组成支路一，电流源、控制开关SW3串联组成支路二，充电基准电路用于实现比较基准电压采样及保持功能，；充电比较电路，包含电流源、电容以及控制开关，由支路三和支路四串联组成，其中电容C2和控制开关SW2并联组成支路三，电流源、控制开关SW1串联组成支路四，用于实现数据段周期比较电压采样功能；电压比较电路，用于比较充电比较电路和充电基准电路输出的电压信号；信号存储电路，用于在存储控制信号的控制下将电压比较电路输出的电压信号进行存储。