low-k芯片的封装结构及其制造方法

摘要

本发明公开了一种low-k芯片的封装结构，包括：衬底；在所述衬底上形成的芯片；在所述芯片上形成的金属层；所述金属层包括相互电连接的多个通孔和多根连接线，以及填充在所述通孔和连接线周围的超低介电常数材料的介质层；所述介质层中的最顶层介质层将位于金属层中的最顶层连接线覆盖；由位于金属层中的最顶层连接线到所述衬底底部，并穿通所述衬底的TSV孔；位于所述金属层的最顶层介质层上的焊盘，所述焊盘通过金属线与所述TSV孔位于所述衬底底部的一端电连接。本发明采用TSV孔将最顶层连接线直接引导至衬底底部，进而通过TSV孔的位于没有超低介电常数材料的衬底底部一端连接所述焊垫，因此不会产生超低介电常数的介质层的碎裂，进而改善了现有技术中出现的CPI问题。

主权项

一种low‑k芯片的封装结构，其特征在于，包括：衬底；在所述衬底上的经过FEOL阶段所形成的芯片；在所述芯片上的经过BEOL阶段所形成的金属层；所述金属层包括相互电连接的至少1个通孔和至少1根连接线，以及填充在所述通孔和连接线周围的超低介电常数材料的介质层；所述金属层中的最底层通孔通过所述芯片的接触孔与所述芯片电连接；所述介质层中的最顶层介质层将位于金属层中的最顶层连接线覆盖；由位于金属层中的最顶层连接线到所述衬底底部，并穿通所述衬底的TSV孔；位于所述金属层的最顶层介质层上的焊盘，所述焊盘通过金属线与所述TSV孔位于所述衬底底部的一端电连接。