半导体器件

摘要

本发明提供一种半导体器件，提高将平面尺寸不同的多个半导体芯片层叠的半导体器件的各半导体芯片的设计自由度。在布线基板(2)上搭载有逻辑芯片(LC)、再布线芯片(RDC)以及平面尺寸比逻辑芯片大的存储芯片(MC1)。逻辑芯片(LC)和存储芯片经由再布线芯片电连接。再布线芯片具有形成于与布线基板相对的表面(3a)的多个表面电极(3ap)和形成于表面(3a)的相反侧的背面(3b)的多个背面电极(3bp)。另外，再布线芯片具有多个贯通电极(3tsv)以及形成于表面(3a)或背面(3b)并将多个贯通电极(3tsv)与多个表面电极(3ap)或多个背面电极(3bp)电连接的多条引出布线(RDL)。

主权项

一种半导体器件，包括：布线基板，其具有第1面以及与所述第1面相反侧的第2面；第1半导体芯片，其具有：第1表面；形成于所述第1表面的多个第1表面电极；与所述第1表面相反侧的第1背面；以及多个第1背面电极，其形成于所述第1背面、并分别与所述多个第1表面电极电连接、且形成在俯视时与所述多个第1表面电极分别重叠的位置，该第1半导体芯片以所述第1表面与所述布线基板的所述第1面相对的方式搭载在所述布线基板的所述第1面上；第2半导体芯片，其具有：第2表面；多个第2表面电极，其形成于所述第2表面、并分别与所述多个第1背面电极电连接；与所述第2表面相反侧的第2背面；多个第2背面电极，其形成于所述第2背面并分别与所述多个第2表面电极电连接；多个贯通电极，其从所述第2表面和所述第2背面中的一个面贯通到另一个面；以及多条引出布线，其形成于所述第2表面或所述第2背面，将所述多个贯通电极与所述多个第2表面电极或所述多个第2背面电极电连接，该第2半导体芯片搭载在所述第1半导体芯片的所述第1背面上；第3半导体芯片，其具有：第3表面；形成于所述第3表面并分别与所述多个第2背面电极电连接的多个第3表面电极；以及与所述第3表面相反侧的第3背面，该第3半导体芯片以所述第3表面与所述第2半导体芯片相对的方式搭载在所述第2半导体芯片上；以及多个外部端子，其形成于所述布线基板的所述第2面，所述第3半导体芯片的平面尺寸大于所述第1半导体芯片的平面尺寸。