一种现场可编程逻辑芯片内部存储器映射装置及方法

摘要

本发明公开了一种现场可编程逻辑芯片内部存储器映射装置，该装置包括：输入模块，接收存储映射性能要求、用户逻辑存储大小及用户选择的优化策略；延时影响因素提取模块，通过对于不同型号FPGA内部结构的实验，得到与访存关键路径延时有关的影响因素；关系式拟合模块，根据延时影响因素及延时测试结果，拟合得到访存关键路径延时与延时影响因素之间的关系式；物理存储单元配置产生模块，根据所述关系式和映射性能要求对物理存储单元进行配置。本发明还公开了一种可编程逻辑芯片内部存储器映射方法。本发明以性能要求作为第一目标，在该前提下进行功耗或者资源的优化，资源和功耗消费较小，映射算法复杂度为常数，在很短的时间内就能够完成映射功能。

主权项

一种可编程逻辑芯片内部存储器映射装置，其特征在于，该装置包括：输入模块、延时影响因素提取模块、关系式拟合模块和物理存储单元配置产生模块，其中：所述输入模块与所述延时影响因素提取模块连接，用于接收、存储映射性能要求、用户逻辑存储大小及用户选择的优化策略；所述延时影响因素提取模块与所述输入模块和所述关系式拟合模块连接，用于通过对于不同型号FPGA内部结构的实验，得到与访存关键路径延时有关的影响因素；所述关系式拟合模块与所述延时影响因素提取模块和所述物理存储单元配置产生模块连接，用于根据所述延时影响因素提取模块提取得到的延时影响因素以及延时测试结果，拟合得到访存关键路径延时与延时影响因素之间的关系式；所述物理存储单元配置产生模块与所述关系式拟合模块连接，用于根据所述关系式拟合模块得到的访存关键路径延时与延时影响因素之间的关系式和所述输入模块得到的映射性能要求，对需要的物理存储单元进行配置。