发明名称 | 半导体器件 | ||
摘要 | 本发明提供一种半导体器件,其静电电容小、接通电阻低。根据本发明的实施方式的半导体器件包括:第1半导体层;第2半导体层;第9半导体层,设置在上述第2半导体层上;第3半导体层;被上述第3半导体层包围的第1区域;第4半导体层;上述第2半导体层上的第2区域;第5半导体层;第6半导体层;与上述第1半导体层连接的第1端子;以及与上述第5半导体层和上述第6半导体层连接的第2端子。 | ||
申请公布号 | CN103681653A | 申请公布日期 | 2014.03.26 |
申请号 | CN201310070204.8 | 申请日期 | 2013.03.06 |
申请人 | 株式会社东芝 | 发明人 | 川瀬稔;崔秀明;细井重广 |
分类号 | H01L27/02(2006.01)I | 主分类号 | H01L27/02(2006.01)I |
代理机构 | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人 | 高科 |
主权项 | 一种半导体器件,其特征在于,包括:第1导电类型的第1半导体层;第2导电类型的第2半导体层,设置在上述第1半导体层上的一部分;第2导电类型的第9半导体层,具有比上述第2半导体层的第2导电类型杂质浓度低的第2导电类型杂质浓度,设置在上述第1半导体层和上述第2半导体层上;第1导电类型的第3半导体层,从上述第9半导体层的表面到达上述第1半导体层;第1区域,在上述第9半导体层内被上述第3半导体层包围;第2导电类型的第4半导体层,从上述第9半导体层的表面到达上述第1半导体层,具有比上述第9半导体层的第2导电类型杂质浓度高的第2导电类型杂质浓度;上述第2半导体层上的第2区域,在上述第9半导体层内被上述第4半导体层包围;第2导电类型的第5半导体层,设置在上述第1区域的表面,具有比上述第4半导体层的上述第2导电类型杂质浓度高的第2导电类型杂质浓度;第1导电类型的第6半导体层,设置在上述第2区域的表面,具有比上述第1半导体层的第1导电类型杂质浓度高的第1导电类型杂质浓度;第1端子,与上述第1半导体层电连接;以及第2端子,与上述第5半导体层和上述第6半导体层电连接。 | ||
地址 | 日本东京都 |