| 摘要 |
La présente invention se rapporte à un procédé de polarisation d'au moins un premier transistor FinFET (1000) et un deuxième transistor FinFET (1000), dans lequel le premier transistor FinFET a une largeur d'aileron supérieure à la largeur d'aileron (W1) du deuxième transistor FinFET, et le premier transistor FinFET et le deuxième transistor FinFET ont tous deux une grille arrière (1600), le procédé comprenant l'application de la même première tension à la grille arrière du premier transistor FinFET et à la grille arrière du deuxième transistor FinFET, de manière à réduire l'écart entre la valeur de courant à l'état bloqué du premier transistor FinFET et la valeur de courant à l'état bloqué du deuxième transistor FinFET. |
