发明名称 半导体器件的制造方法
摘要 本发明公开了一种半导体器件的制造方法,将MOS晶体管及电阻元件等具备于一个半导体衬底上,目的在于减少掩模片数及制造步骤数目。本发明的半导体器件的制造方法,是于NMOS形成区域10A通过第一离子注入步骤,在P型井11A中形成沟道阻挡层14A。然后,通过第二离子注入步骤,在P型井11A中形成穿透防止层13A。另一方面,于第一高电阻元件形成区域10C、第二高电阻元件形成区域10D使用所述第一及第二离子注入,于N型井11C中形成电阻层15C,并于N型井11D中形成电阻层15D。
申请公布号 CN102044494B 申请公布日期 2014.03.19
申请号 CN201010518064.2 申请日期 2010.10.20
申请人 三洋电机株式会社;三洋半导体株式会社 发明人 饭田伊豆雄
分类号 H01L21/82(2006.01)I 主分类号 H01L21/82(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 周国城
主权项 一种半导体器件的制造方法,将第一导电沟道型MOS晶体管及电阻元件具备于一个半导体衬底上,其特征在于,包括下列步骤:第一元件分离膜形成步骤,于所述半导体衬底上形成用以将第一导电沟道型MOS晶体管从其他元件电性分离的第一元件分离膜;第一离子注入步骤,形成防止于所述第一元件分离膜下方的所述半导体衬底的表面形成沟道的第一沟道阻挡层;以及第二离子注入步骤,形成防止所述第一导电沟道型MOS晶体管的穿透的第一穿透防止层;并且于利用所述第一及第二离子注入步骤形成所述第一沟道阻挡层及所述第一穿透防止层的同时,也利用所述第一及第二离子注入步骤形成所述电阻元件的电阻层。
地址 日本大阪府守口市京阪本通2丁目5番5号