四倍数据速率QDR控制器及其实现方法

摘要

本发明公开了四倍数据速率QDR的控制器及实现方法，所述控制器包括：仲裁器(101)，控制状态机(102)，读数据采样时钟生成模块(103)，读数据通路模块(104)，读数据通路校准模块(105)。仲裁器根据控制状态机的状态对命令和数据进行仲裁；读数据采样时钟生成模块生成同源同频异相的读数据采样时钟；读数据通路校准模块在控制状态机为“读数据通路校准状态”时，通过读训练字从所生成的读数据采样时钟中确定读数据通路模块进行读数据时的正沿数据和负沿数据的采样时钟；读数据通路模块根据确定的采样时钟，将非系统时钟域的正沿读数据和负沿读数据同步到系统时钟域。本发明读延时小且不需要可编程延迟器件、易于实现。

主权项

一种四倍数据速率QDR的控制器，包括：仲裁器(101)，控制状态机(102)，读数据采样时钟生成模块(103)，读数据通路模块(104)，读数据通路校准模块(105)，其中：仲裁器，用于根据控制状态机的状态对命令和数据进行仲裁；控制状态机，用于管理四倍数据速率QDR控制器的状态，为仲裁器仲裁命令和数据提供状态依据；读数据采样时钟生成模块，用于生成同源同频异相的读数据采样时钟；读数据通路校准模块，用于在控制状态机为“读数据通路校准状态”时，通过读训练字从所生成的读数据采样时钟中，分别确定读数据通路模块进行读数据时的正沿数据和负沿数据的采样时钟；读数据通路模块，用于根据读数据通路校准模块确定的采样时钟，将非系统时钟域的正沿读数据和负沿读数据同步到系统时钟域。