一种高安全芯片有源屏蔽物理保护结构的设计方法

摘要

本发明提出了一种高安全芯片有源屏蔽物理保护结构的设计方法。芯片有源屏蔽物理保护结构具有防止高安全芯片受到侵入式攻击(如被物理篡改或探测)的作用。有源屏蔽线采用单层金属走线，布满芯片表面。为了保证下层物理图形不被攻击，通常金属走线采用最小的设计规则。如果全芯片布满按最小规则设计的图形，将会增加由于颗粒沾污导致的芯片电路功能性能失效的可能性。为了减少量产芯片电路失效，通常会放宽有源屏蔽线的宽度(width)或/和间距(spacing)。而放宽有源屏蔽线尺寸又会降低芯片的安全性。为了解决芯片安全性和量产产品的成品率(yield)之间的矛盾，本文提出了变截距(pitch)的有源屏蔽物理保护结构，实现芯片产品的安全性和成品率的双提升。

主权项

一种高安全芯片有源屏蔽物理保护结构的设计方法，其特征在于对芯片划分不同的安全等级区域，根据有源屏蔽线需要保护模块或区域，在不同的安全区域内使用不同的有源屏蔽物理保护结构，芯片高安全等级区域有源屏蔽层走线采用较小截距，芯片较低安全等级区域采用较大的截距。