发明名称 |
信号处理装置 |
摘要 |
延迟元件(3)延迟来自运算电路(1)的输出信号Dt并输出延迟信号Dd,XOR元件(4)比较输出信号Dt和延迟信号Dd,如果两者一致,则输出信号值“0”的XORout信号,而在两者不一致的情况下,输出信号值“1”的XORout信号。在触发器(61)中,如果时钟信号CK的时钟上升时的XORout信号的信号值是“0”,则从触发器(6)输出输出信号Dt,如果时钟上升时的XORout信号的信号值至少有一次成为“1”,则继续输出信号值“0”的固定值。 |
申请公布号 |
CN103649865A |
申请公布日期 |
2014.03.19 |
申请号 |
CN201180072101.4 |
申请日期 |
2011.07.06 |
申请人 |
三菱电机株式会社 |
发明人 |
佐藤恒夫;山口晃由 |
分类号 |
G06F1/04(2006.01)I;H04L9/10(2006.01)I |
主分类号 |
G06F1/04(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 11038 |
代理人 |
金春实 |
主权项 |
一种信号处理装置,其特征在于,具有:延迟部,输入从运算电路连续输出的输出信号,使输入的输出信号延迟,并将延迟后的输出信号作为延迟信号来输出;比较部,从所述运算电路输入输出信号,并且与来自所述运算电路的输出信号的输入相并行地从所述延迟部输入延迟信号,在相同的定时输入的输出信号和延迟信号之间比较信号值,并将通知比较的输出信号和延迟信号的信号值一致的一致信号以及通知比较的输出信号和延迟信号的信号值不一致的不一致信号中的某一个作为比较结果信号来输出;判别部,输入时钟信号,并且与时钟信号的输入相并行地从所述比较部输入比较结果信号,每当到来判别定时时,判别在判别定时并行输入的比较结果信号是一致信号以及不一致信号中的哪一个,其中,所述判别定时是时钟的上升定时以及时钟的下降定时中的至少某一个;以及输出部,从所述运算电路输入输出信号,并且在所述判别部在判别定时输入了一致信号的情况下,输出来自所述运算电路的输出信号,而在所述判别部在判别定时输入了不一致信号之后,输出特定的固定值来代替来自所述运算电路的输出信号。 |
地址 |
日本东京 |