对具有最小纵向互连的混合图像传感器使用堆叠方案的像素阵列区域最优化

摘要

本发明公开了一种混合成像传感器的实施例，其中，该混合成像传感器在堆叠的基板之间使用相关电路与最小化的纵向互连的放置的堆叠方案和其他特征来优化基板上的像素阵列区域。公开了最大化的像素阵列尺寸/裸片尺寸（区域最优化）实施例，并且还公开了最优化的成像传感器，该成像传感器为共用于数字成像行业的具体应用提供改进的图像质量、改进的功能和改进的形状因素。上述实施例可以包括用于在列中错开ADC或者列电路凸块的系统、方法和处理，或者还公开了使用纵向互连的子列混合图像传感器。

主权项

一种成像传感器，包括：多个基板，所述多个基板包括第一基板和至少一个第二后续支持基板；像素阵列；多个互连；以及多个支持电路；其中，所述多个基板的第一基板包括像素阵列；其中，所述多个支持电路设置在相对于所述第一基板远距离设置的所述至少一个第二后续支持基板上；其中，所述多个支持电路经由在所述第一基板和所述至少一个第二后续支持基板之间设置的多个互连而与所述像素阵列电连接并且电通信；其中，所述第二后续支持基板被设置为相对于待成像物体而在所述像素阵列的后面；其中，所述多个互连以大于所述像素阵列的像素间距的距离而相对于彼此隔开。