发明名称 基于多核虚拟可重构结构的内部演化硬件系统与方法
摘要 本发明公开了一种基于多核虚拟可重构结构的内部演化硬件系统与方法,包括主机、板载存储器、控制界面和至少一个虚拟可重构结构单元,该系统采用多核虚拟可重构结构的内部演化方法,依据增量演化中的输出函数分解策略,使具有较多输出的顶层系统被分解为具有较少输出的多个子系统,每个子电路在多核虚拟可重构结构上以两阶段并行演化的方式进行演化,通过FPGA硬件执行加速演化算法运算,缩短染色体编码长度,减少任务本身计算复杂度来减少组合逻辑电路的演化代数和演化时间。相对于传统的直接演化和增量演化方法,本发明具有更快的组合逻辑电路演化设计速度和相似的硬件代价等特点。
申请公布号 CN102567585B 申请公布日期 2014.03.19
申请号 CN201110459763.9 申请日期 2011.12.31
申请人 重庆邮电大学 发明人 王进;任小龙;陈文
分类号 G06F17/50(2006.01)I 主分类号 G06F17/50(2006.01)I
代理机构 北京同恒源知识产权代理有限公司 11275 代理人 王宗江
主权项 一种基于多核虚拟可重构结构的内部演化硬件系统,其特征在于:包括主机、板载存储器、控制界面和至少一个虚拟可重构结构单元; 所述主机用于初始化演化硬件系统、下载FPGA配置文件和启动演化硬件系统; 所述板载存储器用于保存演化系统输入系统训练集和随机函数初始化种子数据和最终演化结果,所述板载存储器保存的最终演化结果通过所述主机转换格式后输出; 所述控制界面用于分别与主机和板载存储器通信和产生演化硬件系统内部操作控制信号; 每个虚拟可重构结构单元包括演化算法EA单元、适应值单元和功能单元阵列; 所述演化算法EA单元用于在控制界面的控制下执行演化操作产生配置染色体以对功能单元阵列进行配置; 所述适应值单元接收功能单元阵列的输出以计算个体适应值并与控制界面通信; 所述功能单元阵列与控制界面通信用于处理系统输入和产生系统输出; 还包括用于实现虚拟可重构结构单元间硬件资源共享的多路选择器,所述多路选择器用于实现使用不同子系统期望输出值作为适应值单元的输入; 所述虚拟可重构结构单元设置有第一虚拟可重构结构核心和第二虚拟可重构结构核心; 所述第一虚拟可重构结构核心包括第一演化算法EA单元、第一适应值单元和第一功能单元阵列,所述第二虚拟可重构结构核心包括第二演化算法EA单元、第二适应值单元和第二功能单元阵列; 所述控制界面用于分别控制第一虚拟可重构结构核心和第二虚拟可重构结构核心的运行过程; 所述第一演化算法EA单元用于在控制界面的控制下执行演化操作产生配置染色体以对第一功能单元阵列进行配置;所述第二演化算法EA单元用于在控制界面的控制下执行演化操作产生配置染色体以对第二功能单元阵列进行配置; 所述第一适应值单元接收第一功能单元阵列的输出以计算个体适应值并与控制界面通信;所述第二适应值单元接收第二功能单元阵列的输出以计算个体适应值并与控制界面通信; 所述第一功能单元阵列与控制界面通信用于处理系统输入和产生系统输出,所述第二功能单元阵列与控制界面通信用于处理系统输入和产生系统输出, 所述第一演化算法EA单元包括第一种群内存、第一最优染色体内存、第一最优适应值内存、第一随机数产生器和第一变异操作器;所述第二演化算法EA单元包括第二种群内存、第二最优染色体内存、第二最优适应值内存、第二随机数产生器和第二变异操作器, 所述多核虚拟可重构结构的内部演化包括两个并行演化阶段,第一个并行演化阶段为每个虚拟可重构结构核心实现独立演化;第二个并行演化阶段为通过调用两个虚拟可重构结构核心完成演化,所述第一演化算法EA单元中的第一种群内存、第一随机数产生器、第一变异操作器被第二演化算法EA单元调用以实现并行演化运算,在该并行演化运算阶段,第二演化算法EA单元在每个适应值评估周期内通过第一变异操作器和第二变异操作器生成两个最优染色体的变异体,并通过对第一和第二功能单元阵列同步进行配置后计算二个变异体适应值;所述两个并行演化阶段的切换通过控制界面操作多路选择器实现。
地址 400065 重庆市南岸区黄桷垭崇文路2号