发明名称 |
超结半导体装置 |
摘要 |
SJ-MOSFET(200)具备:成为主电流路径的元件活性部(1);具有温度检测二极管(3)的温度检测区域(4)。在元件活性部(1)内的漂移层(12),设置有n漂移区域(13b)和p分割区域(13a)交替地重复而接合的主SJ单元(13)。温度检测区域(4)设置于元件活性部(1)内。在温度检测区域(4)内的漂移层(12)设置有微细SJ单元(131),该微细SJ单元(131)交替地重复而接合有排列节距相比主SJ单元(13)的n漂移区域(13b)和p分割区域(13a)的排列节距还窄的n漂移区域(131b)和p分割区域(131a)。温度检测二极管(3)隔着绝缘膜(5)而形成于微细SJ单元(131)的表面。温度检测二极管(3)由相接而构成pn结的p+阳极区域和n+阴极区域构成。 |
申请公布号 |
CN103650141A |
申请公布日期 |
2014.03.19 |
申请号 |
CN201280034308.7 |
申请日期 |
2012.05.30 |
申请人 |
富士电机株式会社 |
发明人 |
曹大为;大西泰彦 |
分类号 |
H01L27/04(2006.01)I;H01L21/8234(2006.01)I;H01L27/06(2006.01)I;H01L29/06(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L27/04(2006.01)I |
代理机构 |
北京铭硕知识产权代理有限公司 11286 |
代理人 |
金玉兰;金光军 |
主权项 |
一种超结半导体装置,该超结半导体装置具备并列pn层作为漂移层,该并列pn层由取向于第一导电型的高杂质浓度的半导体基板的一个主表面的垂直方向的第一导电型半导体区域和第二半导体区域,在平行于所述半导体基板的主表面的方向上以预定的节距重复交替地相邻而构成,该超结半导体装置具有在接通状态下使电流流向所述第一导电型半导体区域,而在断开状态下使所述并列pn层耗尽而阻止电压的构成,所述超结半导体装置的特征在于,具备:成为主电流路径的元件活性部;温度检测区域,设置于所述元件活性部内,所述并列pn层的所述第一导电型半导体区域和所述第二导电型半导体区域的节距相比所述预定的节距更窄;第一导电型半导体层,该第一导电型半导体层隔着绝缘膜设置在所述温度检测区域的所述并列pn层的表面;第二导电型半导体层,该第二导电型半导体层隔着绝缘膜设置在所述温度检测区域的所述并列pn层的表面,且与所述第一导电型半导体层相接而构成pn结;温度检测用元件,该温度检测用元件将所述第一导电型半导体层和所述第二导电型半导体层作为主要的半导体层。 |
地址 |
日本神奈川县川崎市 |