| 发明名称 | 浮栅晶体管阵列及其制备方法 | ||
| 摘要 | 本发明涉及一种浮栅晶体管阵列，阵列中每行包括第一选择晶体管、第二选择晶体管以及多个以源、漏极依次衔接的浮栅晶体管，第一选择晶体管的源极连接多个浮栅晶体管中首个浮栅晶体管的漏极、其漏极连接VDD，第二选择晶体管的源极连接地、其漏极连接多个浮栅晶体管中末个浮栅晶体管的源极，其中，多个浮栅晶体管中每两个浮栅晶体管共用一有源区。其提高了阵列密度，有效提高了闪存存储容量。 | ||
| 申请公布号 | CN103646949A | 申请公布日期 | 2014.03.19 |
| 申请号 | CN201310631488.3 | 申请日期 | 2013.11.29 |
| 申请人 | 上海华力微电子有限公司 | 发明人 | 顾经纶 |
| 分类号 | H01L27/115(2006.01)I;H01L29/788(2006.01)I;H01L29/06(2006.01)I;H01L21/8247(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H01L27/115(2006.01)I |
| 代理机构 | 上海天辰知识产权代理事务所(特殊普通合伙) 31275 | 代理人 | 吴世华;陶金龙 |
| 主权项 | 一种浮栅晶体管阵列，所述阵列中每行包括第一选择晶体管、第二选择晶体管以及多个以源、漏极依次衔接的浮栅晶体管，所述第一选择晶体管的源极连接所述多个浮栅晶体管中首个浮栅晶体管的漏极、其漏极连接VDD，所述第二选择晶体管的源极连接地、其漏极连接所述多个浮栅晶体管中末个浮栅晶体管的源极，其中，所述多个浮栅晶体管中每两个所述浮栅晶体管共用一有源区。 | ||
| 地址 | 201210 上海市浦东新区张江高科技园区高斯路568号 | ||