| 主权项 |
一种可编程信号处理单元，其特征在于，包括：第一级模块，包括：第一功能产生单元(110)、第二功能产生单元(120)、第三功能产生单元(130)和第四功能产生单元(140)，其中，第四功能产生单元(140)的输出端(RO端)作为该可编程信号处理单元的进位输出端Cout输出；第二级模块，包括：第201二选一多路选择器(201)，其输入0端连接至第一功能产生单元(110)的输出端(RO端)，其输入1端连接至第三功能产生单元(130)的输出端(RO端)；第202二选一多路选择器(202)，其输入0端连接至第二功能产生单元(120)的输出端(RO端)，其输入1端连接至第四功能产生单元(140)的输出端(RO端)；第203二选一多路选择器(203)，其输入0端连接至第一功能产生单元(110)的输出端(RO端)，其输入1端连接至第三功能产生单元(130)的输出端(RO端)；第204二选一多路选择器(204)，其输入0端连接至第二功能产生单元(120)的输出端(RO端)，其输入1端连接至第四功能产生单元(140)的输出端(RO端)；第三级模块，包括：第301二选一多路选择器(301)，其输入0端连接至第201二选一多路选择器(201)的输出端，其输入1端连接至第202二选一多路选择器(202)的输出端；第302二选一多路选择器(302)，其输入0端连接至第203二选一多路选择器(203)的输出端，其输入1端连接至第204二选一多路选择器(204)的输出端；第四级模块，包括：第401寄存器(401)，其D管脚连接至第301二选一多路选择器(301)的输出端；第402寄存器(402)，其D管脚连接至第302二选一多路选择器(302)的输出端；第五级模块，包括：第403二选一多路选择器(403)，其输入0端连接至第301二选一多路选择器(301)的输出端，其输入1端连接至第401寄存器(401)的输出端(Q端)，其输出端作为该可编程信号处理单元的Q1输出端；第404二选一多路选择器(404)，其输入0端连接至第302二选一多路选择器(302)的输出端，其输入1端连接至第402寄存器(402)的输出端(Q端)，其输出端作为该可编程信号处理单元的Q2输出端；第201二选一多路选择器(201)、第202二选一多路选择器(202)、第203二选一多路选择器(203)、第204二选一多路选择器(204)、第301二选一多路选择器(301)、第302二选一多路选择器(302)、第403二选一多路选择器、第404二选一多路选择器的选择控制端由FPGA芯片的配置SRAM中相应位的控制字决定。 |
