| 主权项 |
一种用于将输入数据字（D）纠错码编码为码字（Z1，Z2）的编码器，包括：编码器输入端（1451），用于接收输入数据字（D），每个输入数据字均包括第一数目Kldpc个信息符号，编码装置（1452），用于将输入数据字（D）编码为码字（Z1，Z2，Z3，Z4），使得码字包括：基本码字部分（B），包含数据部分（D）以及具有第二数目Nldpc–Kldpc个基本奇偶符号的基本奇偶部分（Pb）；和辅助码字部分（A），包含具有第三数目MIR个辅助奇偶符号的辅助奇偶部分（Pa），其中，所述编码装置（1452）适于：i)用于根据第一码从输入数据字（D）中产生所述基本码字部分（B），其中，通过在根据第一地址生成规则判定的奇偶符号地址处累加信息符号来产生基本奇偶符号，并且其中，通过将位置m,m=0,…,Kldpc–1处的信息符号累加在奇偶符号地址y处来产生所述Nldpc–Kldpc个基本奇偶符号，其中，根据第一地址生成规则来判定所述奇偶符号地址yy={x+mmodGb×Qldpc}mod(Nldpc‑Kldpc)若x<Nldpc‑Kldpc其中，x表示与一组大小Gb的第一信息符号对应的奇偶符号累加器的地址，Qldpc为与基本码率有关的预定义常数，以及ii)根据第二码从输入数据字（D）中产生所述辅助码字部分（A），其中，通过将位置m,m=0,…,Kldpc–1处信息符号累加在奇偶符号地址y处来产生辅助奇偶符号，其中，根据第二地址生成规则来判定所述奇偶符号地址yy=Nldpc‑Kldpc+{x‑(Nldpc‑Kldpc)+mmodGa×QIR}modMIR若x≥Nldpc‑Kldpc其中，x表示与一组大小Ga的第一信息符号对应的奇偶符号累加器的地址，QIR为与辅助码率有关的预定义常数，并且其中，Ga=Gb=72，以及编码器输出端（1454），用于输出所述码字（Z1，Z2）。 |
