芯片测试器、测试夹具套装、用于芯片测试的装置和方法

摘要

种用于测试被连接到芯片测试器的至少两个待测试器件的芯片测试器，包括：定时计算器，用于生成用于芯片测试器的通道的定时信息。该定时计算器适用于获得传输延迟差信息，该信息描述一方面从芯片测试器的第一通道端口到第一待测试器件的第一端子的传输延迟与另一方面从芯片测试器的第一通道端口到第二待测试器件的第二端子的传输延迟之间的差。该定时计算器适用于基于传输延迟差信息提供用于被连接到第一待测试器件或第二待测试器件的芯片测试器的第二通道的定时信息。通道模块配置器适用于基于定时信息配置芯片测试器的第二通道。

主权项

一种芯片测试器(100；300)，用于测试被连接到所述芯片测试器的至少两个待测试器件(150，160)，其中至少第一待测试器件(150)的第一端子(152)和第二待测试器件(160)的第一端子(162)经由共享线路被连接到所述芯片测试器的第一通道(130)，其中所述第一待测试器件(150)的第二端子(154)经由非共享线路被连接到所述芯片测试器的第二通道(132)，并且其中所述第二待测试器件(160)的第二端子(164)经由非共享线路被连接到所述芯片测试器的第三通道(138)，该芯片测试器包括：定时计算器(110)，用于生成用于所述芯片测试器的通道(130，132)的定时信息，其中所述定时计算器适用于获得传输延迟差信息(112)，该传输延迟差信息描述一方面从所述芯片测试器的第一通道端口(134)到所述第一待测试器件的第一端子(152)的传输延迟与另一方面从所述芯片测试器的第一通道端口(134)到所述第二待测试器件的第一端子(162)的传输延迟之间的差，并且其中所述定时计算器适用于基于所述传输延迟差信息提供定时信息(114)以调节所述第二通道(132)和所述第三通道(138)的定时之间的定时偏移；以及通道模块配置器(120)，适用于基于所述定时信息配置所述芯片测试器的第二通道或配置第二通道和第三通道两者，其中，所述芯片测试器的第二通道(132)被配置为输入通道，所述芯片测试器的第三通道(138)被配置为输入通道，并且所述定时计算器(110)和所述通道模块配置器(120)适用于调节所述第二通道和所述第三通道的输入定时以使得到达所述第一待测试器件(150)的第一端子(152)的信号与所述第二通道(132)的有效待测试器件信号值采样时间之间的相对定时至少近似等于到达所述第二待测试器件(160)的第一端子(162)的信号与所述第三通道(138)的有效待测 试器件信号值采样时间之间的相对定时，其中，所述有效待测试器件信号值采样时间定义了在通道中被采样的信号被呈现在待测试器件端子处的时间。