发明名称 半导体装置的制造方法
摘要 发明提供半导体装置的制造方法。在用于决定栅极长度的干蚀刻中通过使用监视等离子体发光来检测终点的方法,稳定地制造半导体装置的栅极长度。该半导体装置在基板沿垂直方向分层配置源极扩散层、漏极扩散层及柱状半导体层,在柱状半导体层的侧壁配置栅极,该方法包括以下工序:以埋入柱状半导体层的方式形成第一绝缘膜或导电膜;利用形成在柱状半导体层上部的阻止膜检测终点,使第一绝缘膜或导电膜平坦化;将第二绝缘膜或导电膜成膜;蚀刻第二绝缘膜或导电膜且计算蚀刻时的蚀刻速率;使用回蚀第二绝缘膜或导电膜时的第二绝缘膜或导电膜的蚀刻速率,进行第一绝缘膜或者导电膜的蚀刻的终点检测,控制第一绝缘膜或导电膜的蚀刻量。
申请公布号 CN101667558B 申请公布日期 2014.03.12
申请号 CN200910167294.6 申请日期 2009.09.02
申请人 新加坡优尼山帝斯电子私人有限公司 发明人 舛冈富士雄;新井绅太郎
分类号 H01L21/8238(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I 主分类号 H01L21/8238(2006.01)I
代理机构 北京林达刘知识产权代理事务所(普通合伙) 11277 代理人 刘新宇;陈立航
主权项 一种半导体装置的制造方法,通过该制造方法所制造的半导体装置在半导体基板的表面配置至少一个柱状半导体层,在上述半导体基板以及上述柱状半导体层的表面配置绝缘膜,该半导体装置的制造方法的特征在于,包括以下工序:以覆盖形成在上述至少一个柱状半导体层上的硬掩模以及上述至少一个柱状半导体层的表面的方式将第一栅极导电膜成膜;之后,使用上述硬掩模作为阻止膜,使上述第一栅极导电膜的上部平坦化;之后,在平坦化后的上述第一栅极导电膜的表面上将第二栅极导电膜成膜;之后,对上述第二栅极导电膜进行各向异性蚀刻;在进行上述蚀刻时监视从第二栅极导电膜产生的等离子体发光强度,根据上述等离子体发光强度的变化来检测上述第二栅极导电膜的蚀刻终点;以及之后,对上述第一栅极导电膜进行各向异性蚀刻;其中,使用根据从上述第二栅极导电膜的蚀刻开始至结束所需的时间与第二栅极导电膜的膜厚计算出的第二栅极导电膜的蚀刻速率、上述第一栅极导电膜与上述第二栅极导电膜的蚀刻速率的相对比来确定上述第一栅极导电膜的蚀刻速率,由此进行上述第一栅极导电膜的蚀刻的终点检测。
地址 新加坡柏龄大厦
您可能感兴趣的专利