具有仲裁时间错误修正的异步像素阵列

摘要

种具有仲裁时间错误修正的异步像素阵列，包括：像素阵列、与所述的像素阵列相连的行仲裁选择器、与行仲裁选择器相连的行地址编码器、与所述的像素阵列相连的列仲裁选择器、与列仲裁选择器相连的列地址编码器和分别与像素阵列、行地址编码器、列地址编码器以及外部处理模块相连的外部通信准备模块，还设置有时间错误修正处理模块，所述的时间错误修正处理模块分别连接像素阵列、行地址编码器、列仲裁选择器、列地址编码器和外部通信准备模块。本发明实现了对从像素发出请求到被仲裁选择器选中这段时间的测量，从而实现了对由于等待仲裁而引起的时间错误的修正功能。该结构在光强较大且发生事件率较高的情况下，对精度的提高效果比较显著。

主权项

一种具有仲裁时间错误修正的异步像素阵列，包括：像素阵列（1）、与所述的像素阵列（1）相连的行仲裁选择器（2）、与行仲裁选择器（2）相连的行地址编码器（3）、与所述的像素阵列（1）相连的列仲裁选择器（4）、与列仲裁选择器（4）相连的列地址编码器（5）和分别与像素阵列（1）、行地址编码器（3）、列地址编码器（5）以及外部处理模块（7）相连的外部通信准备模块（6），其特征在于，还设置有时间错误修正处理模块（8），所述的时间错误修正处理模块（8）分别连接像素阵列（1）、行地址编码器（3）、列仲裁选择器（4）、列地址编码器（5）和外部通信准备模块（6）。