通讯接口同步电路

摘要

实用新型涉及一种用于芯片与外界通讯的通讯接口同步电路，所述芯片设有时钟信号，包括依次连接的同步采样电路和噪声抑制电路，所述同步采样电路包括依次串联连接的至少两个D触发器，第一个D触发器的“D”引脚作为同步采样电路的输入端，最后一个D触发器的“Q”引脚作为同步采样电路的输出端。本实用新型采用有至少两个D触发器构成的同步采样电路，可以消除亚稳态，使噪声抑制电路得到边缘干净的信号；采用噪声抑制电路，可以消除信号稳定期间被其它信号串扰引起的毛刺。外部输入信号依次通过同步采样电路和噪声抑制电路后，可以给集成电路提供一个稳定可靠的内部输入信号。

主权项

一种用于芯片与外界通讯的通讯接口同步电路，所述芯片设有时钟信号，其特征在于，包括依次连接的同步采样电路和噪声抑制电路，所述同步采样电路包括依次串联连接的至少两个D触发器，第一个D触发器的“D”引脚作为同步采样电路的输入端，最后一个D触发器的“Q”引脚作为同步采样电路的输出端。