一种智能功率模块

摘要

实用新型属于功率驱动控制领域，提供了一种智能功率模块。本实用新型通过在智能功率模块中采用包括高压DMOS管DM1、高压DMOS管DM2、高压DMOS管DM3、U相调整模块、V相调整模块、W相调整模块、U相电压采样模块、V相电压采样模块以及W相电压采样模块的HVIC芯片，在HVIC芯片的三个上桥臂信号端为低电平（低电平时间大于高电平时间）时可使HVIC芯片对滤波电容和智能功率模块外接的储能电容进行充电，使充电时间大幅度增加，从而使智能功率模块在启动时对滤波电容和储能电容的充电时间相应地增加，并降低IGBT管在上电启动时的发热量，延长IGBT管的寿命和智能功率模块的寿命，提高智能功率模块的使用安全性。

主权项

一种智能功率模块，包括HVIC芯片、IGBT管Q1、快恢复二极管D1、IGBT管Q2、快恢复二极管D2、IGBT管Q3、快恢复二极管D3、IGBT管Q4、快恢复二极管D4、IGBT管Q5、快恢复二极管D5、IGBT管Q6、快恢复二极管D6、滤波电容C1、滤波电容C2及滤波电容C3；所述HVIC芯片的电源端为所述智能功率模块的低压区供电正端，所述HVIC芯片的第一上桥臂信号端、第二上桥臂信号端及第三上桥臂信号端分别为所述智能功率模块的U相上桥臂输入端、V相上桥臂输入端及W相上桥臂输入端，所述HVIC芯片的第一下桥臂信号端、第二下桥臂信号端及第三下桥臂信号端分别为所述智能功率模块的U相下桥臂输入端、V相下桥臂输入端及W相下桥臂输入端，所述HVIC芯片的接地端作为所述智能功率模块的低压区供电负端，所述HVIC芯片的第一供电正端作为所述智能功率模块的U相高压区供电正端，所述HVIC芯片的第一高压区控制端与所述IGBT管Q1的栅极相连，所述HVIC芯片的第一供电负端与所述IGBT管Q1的源极、所述快恢复二极管D1的阳极、所述IGBT管Q4的漏极以及所述快恢复二极管D4的阴极共接作为所述智能功率模块的U相高压区供电负端，所述滤波电容C1连接于所述智能功率模块的U相高压区供电正端与U相高压区供电负端之间，所述HVIC芯片的第二供电正端作为所述智能功率模块的V相高压区供电正端，所述HVIC芯片的第二高压区控制端与所述IGBT管Q2的栅极相连，所述HVIC芯片的第二供电负端与所述IGBT管Q2的源极、所述快恢复二极管D2的阳极、所述IGBT管Q5的漏极以及所述快恢复二极管D5的阴极共接作为智能功率模块的V相高压区供电负端，所述滤波电容C2连接于所述智能功率模块的V相高压区供电正端与V相高压区供电负端之间，所述HVIC芯片的第三供电正端作为所述智能功率模块的W 相高压区供电电源正端，所述HVIC芯片的第三高压区控制端与所述IGBT管Q3的栅极相连，所述HVIC芯片的第三供电负端与所述IGBT管Q3的源极、所述快恢复二极管D3的阳极、所述IGBT管Q6的漏极以及所述快恢复二极管D6的阴极共接作为所述智能功率模块的W相高压区供电负端，所述滤波电容C3连接于智能功率模块的W相高压区供电正端与W相高压区供电负端之间；所述HVIC芯片的第一低压区控制端、第二低压区控制端及第三低压区控制端分别与所述IGBT管Q4的栅极、所述IGBT管Q5的栅极以及所述IGBT管Q6的栅极相连；所述IGBT管Q1的漏极与所述快恢复二极管D1的阴极、所述IGBT管Q2的漏极、所述快恢复二极管D2的漏极、所述IGBT管Q3的漏极及所述快恢复二极管D3的阴极共接所形成的共接点作为所述智能功率模块的高电压输入端，所述IGBT管Q4的源极与所述快恢复二极管D4的阳极共接所形成的共接点作为所述智能功率模块的U相低电压参考端，所述IGBT管Q5的源极与所述快恢复二极管D5的阳极共接所形成的共接点作为所述智能功率模块的V相低电压参考端，所述IGBT管Q6的源极与所述快恢复二极管D6的阳极共接所形成的共接点作为所述智能功率模块的W相低电压参考端；其特征在于： 所述HVIC芯片包括一自举电路，所述自举电路包括： 高压DMOS管DM1、高压DMOS管DM2、高压DMOS管DM3、U相调整模块、V相调整模块、W相调整模块、U相电压采样模块、V相电压采样模块以及W相电压采样模块； 所述高压DMOS管DM1的源极与所述高压DMOS管DM2的源极以及所述高压DMOS管DM3的源极共接于所述HVIC芯片的电源端，所述高压DMOS管DM1的漏极、所述高压DMOS管DM2的漏极及所述高压DMOS管DM3 的漏极分别连接所述HVIC芯片的第一供电正端、第二供电正端及第三供电正端，所述高压DMOS管DM1的衬底、所述高压DMOS管DM2的衬底及所述高压DMOS管DM3的衬底均接地，所述U相调整模块的第一输入端与所述U相电压采样模块的控制端共接于所述HVIC芯片的第一下桥臂信号端，所述U相电压采样模块的输入端和输出端分别连接所述高压DMOS管DM1的漏极和所述U相调整模块的第二输入端，所述U相调整模块的第三输入端和输出端分别连接所述HVIC芯片的第一供电负端和所述高压DMOS管DM1的栅极，所述V相调整模块的第一输入端与所述V相电压采样模块的控制端共接于所述HVIC芯片的第二下桥臂信号端，所述V相电压采样模块的输入端和输出端分别连接所述高压DMOS管DM2的漏极和所述V相调整模块的第二输入端，所述V相调整模块的第三输入端和输出端分别连接所述HVIC芯片的第二供电负端和所述高压DMOS管DM2的栅极，所述W相调整模块的第一输入端与所述W相电压采样模块的控制端共接于所述HVIC芯片的第三下桥臂信号端，所述W相电压采样模块的输入端和输出端分别连接所述高压DMOS管DM3的漏极和所述W相调整模块的第二输入端，所述W相调整模块的第三输入端和输出端分别连接所述HVIC芯片的第三供电负端和所述高压DMOS管DM3的栅极。