| 主权项 |
一种兼容8051IP核的中断控制器，其特征在于，包括：输入接口，包括15个，第一输入接口clk用于输入时钟信号；第二输入接口rst用于输入重置信号；第三输入接口wr用于输入写使能信号；第四输入接口wr_bit用于输入位写入使能信号；第五输入接口bit_in用于输入位信号；第六输入接口wr_addr用于输入8位写地址；第七输入接口data_in用于输入8位写数据；第八输入接口ie0用于输入兼容51的外部中断0；第九输入接口tf0用于输入兼容51的定时器0溢出标志位；第十输入接口ie1用于输入兼容51的外部中断1；第十一输入接口tf1用于输入兼容51的定时器1溢出标志位；第十二输入接口uart_int用于输入兼容51的串口中断；第十三输入接口otherinth用于输入高5位外部中断；第十四输入接口otherintl用于输入低5位外部中断，第十五输入接口reti用于输入中断返回信号；输出接口，包括8个，第一输出接口tr0用于输出定时器0运行控制位；第二输出接口tr1用于输出定时器1运行控制位，第三输出接口intr用于输出中断程序标志位；第四输出接口ie用于输出中断允许寄存器信号；第五输出接口ip用于输出中断优先级寄存器信号；第六输出接口TCON用于输出定时器或计数器控制寄存器信号；第七输出接口int_vec用于输出中断向量；第八输出接口intnest用于输出中断嵌套标志位；组合逻辑控制电路，其耦合到输入接口和输出接口；中断允许寄存器IE，用于根据中断优先级寄存器IP中的特殊寄存器复用标志位，存储8051系列微处理器的中断允许位或扩展的中断允许位；中断优先级寄存器IP，用于根据该寄存器中的特殊寄存器复用标志位，存储8051系列微处理器的中断优先级或进行扩展的中断优先级设置；等待中断缓存寄存器，为一15位寄存器，与输入接口中的第八输入接口、第九输入接口、第十输入接口、第十一输入接口、第十二输入接口、第十三输入接口、第十四输入接口耦合，用于对等待响应的中断进行缓存；存储器，用于储存中断优先级堆栈和中断向量，中断优先级堆栈中储存了不同中断源对应的优先级的被查询的表，中断向量存储了不同中断源所对应的中断向量。 |
