发明名称 多用户跳时脉冲位置调制超宽带接收机解调器
摘要 本发明公开一种多用户跳时脉冲位置调制超宽带接收机解调器。本地加密模块产生解调器中所需的加密信号。多用户模块接收本地加密模块的信号,提供多用户输出的本地模板信号。时钟树接收来自时钟与数据恢复电路的系统时钟信号,并分配到解调器各个子模块的时钟端。模板产生与比较模块接收来自射频前端的PPM信号,并与本地模板信号进行比较。同步计数失步复位模块接收模板产生与比较模块的比较结果并进行信号的同步判定,以及完成失步复位操作。判决输出模块接收来自模板产生与比较模块的数据以及来自同步计数失步复位的使能信号,送出解码后的数据信号。本发明通过简单的模板比较与同步控制,在节省整个芯片面积的同时实现了TH-UWB多用户解码的功能。
申请公布号 CN102710289B 申请公布日期 2014.02.26
申请号 CN201210199031.5 申请日期 2012.06.16
申请人 桂林电子科技大学 发明人 段吉海;罗磊;徐卫林;韦保林
分类号 H04B1/7176(2011.01)I 主分类号 H04B1/7176(2011.01)I
代理机构 桂林市持衡专利商标事务所有限公司 45107 代理人 陈跃琳
主权项 多用户跳时脉冲位置调制超宽带接收机解调器,其特征在于:主要由时钟树模块、多用户模块、本地加密模块、2个模板产生与比较模块、同步计数失步复位模块、以及判决输出模块组成;时钟树模块的系统时钟输入端(sysclk)接收接收机的时钟与数据恢复电路送来的系统时钟,并将其分解为第一时钟(clk0)、第二时钟(clk1)、第三时钟(clk2)与第四时钟(clk500)这多路输出;时钟树模块的第一时钟输出端(clk0)连接到第一和第二模板产生与比较模块的第一时钟输入端(clk0)、判决输出模块的第一时钟输入端(clk0)、同步计数失步复位模块的第一时钟输入端(clk0)、以及本地加密模块的第一时钟输入端(clk0);时钟树模块的第二时钟输出端(clk1)连接到第一和第二模板产生与比较模块的第二时钟输入端(clk1);时钟树模块的第三时钟输出端(clk2)连接到判决输出模块的第三时钟输入端(clk2);时钟树模块的第四时钟输出端(clk500)连接到判决输出模板的第四时钟输入端(clk500);多用户模块的第一输入端(A)与第二输入端(B)分别连接外部来的数控多用户选择端;多用户模块的本地伪随机码(本地PN码)输入端接收来自本地加密模块的加密输出信号;多用户模块的多用户输出端连接到第一和第二模板产生与比较模块的多用户输入端;本地加密模块的比较后的数据输入端(Dcomp)连接到同步计数失步复位模块的比较后的数据输出端(Dcomp);第一模板产生与比较模块的系统脉冲位置调制输入端(PPMin)接收外部的脉冲位置调制输入信号;第一模板产生与比较模块的模式控制输入端(modctrl)连接到电源(Vdd);第一模板产生与比较模板的Q本信号输出端连接到判决输出模块的Q本信号输入端;第一模板产生与比较模板的Q外信号输出端连接到判决输出模块的Q外信号输入端;第一模板产生与比较模板的比较后第二脉冲位置调制输出端(比较后PPM1)连接到同步计数失步复位模块的比较后第二脉冲位置调制输入端(比较后PPM1);第二模板产生与比较模块的系统脉冲位置调制输入端(PPMin)接收外部的脉冲位置调制输入信号;第二模板产生与比较模块的模式控制输入端(modctrl)连接到地(Vss);第二模板产生与比较模板的比较后第一脉冲位置调制输出端(比较后PPM0)连接到同步计数失步复位模块的比较后第一脉冲位置调制输入端(比较后PPM0);同步计数失步复位模块的使能输出端(en)连接到第一和第二模板产生与比较模块的使能输入端(en)、以及判决输出模块的使能输入端(en);外部复位信号(Reset)连接到同步计数失步复位模块的复位输入端(Reset);判决输出模板的数据输出端(Dataout)是解调器最终判决以后的数据输出端;判决输出模板的数据时钟输出端(clkout)是解调器最终判决以后的数据时钟输出端。
地址 541004 广西壮族自治区桂林市金鸡路1号