超低电容瞬态电压抑制器件及其制造方法

摘要

本发明提供了一种超低电容瞬态电压抑制器件及其制造方法，包括：P+半导体衬底；P-外延层，位于P+半导体衬底上；P+隔离区，形成于P-外延层中并延伸至P+半导体衬底；TVS管N区，位于P+隔离区中；TVS管P区，与TVS管N区并列位于P+隔离区中；N-阱，位于P+隔离区之间的P-外延层中；上二极管P区，位于N-阱中；上二极管N区，与上二极管P区并列位于N-阱中；下二极管N区，位于P+隔离区之间的P-外延层中；下二极管P区，与下二极管N区并列位于P-外延层中；互连结构，位于P-外延层上。本发明能将上、下二极管和TVS管都集成在同一芯片上，实现低成本和高性能。

主权项

一种超低电容瞬态电压抑制器件，其特征在于，包括：P+半导体衬底；P‑外延层，位于所述P+半导体衬底上；P+隔离区，形成于所述P‑外延层中并延伸至所述P+半导体衬底；一个或多个并列的TVS管N区，位于所述P+隔离区中；一个或多个并列的TVS管P区，与所述TVS管N区并列位于所述P+隔离区中；N‑阱，位于所述P+隔离区之间的P‑外延层中；一个或多个并列的上二极管P区，位于所述N‑阱中；一个或多个并列的上二极管N区，与所述上二极管P区并列位于所述N‑阱中；一个或多个并列的下二极管N区，位于所述P+隔离区之间的P‑外延层中；一个或多个并列的下二极管P区，与所述下二极管N区并列位于所述P‑外延层中；互连结构，位于所述P‑外延层上，包括连接所述TVS管N区与上二极管N区的互连线、连接所述TVS管P区与下二极管P区的互连线，以及连接所述上二极管P区与下二极管N区的互连线。