一种频率综合器

摘要

本实用新型公开了一种频率综合器，它由两路低频回路、两路跳频回路、一路高中频回路以及控制回路组成，其中，跳频回路由DDS器A、锁相环单元A及滤波单元A组成,高中频回路由DDS器B、锁相环单元B及滤波单元B组成，低频回路由DDS器C及滤波单元C组成，控制回路由CPLD控制器和时钟源组成。本实用新型的有益效果是：跳频采用DDS激励PLL的方法来实现频率合成的方案，低频频率采用DDS直接产生方式，充分体现软件无线电的灵活性和可移植性，频率合成器拥有很快的锁定时间，而又保证较小的杂散、准确的频率精度、低的噪位噪声、优良频谱纯度和宽的跳频范围，达到了较高的技术指标。

主权项

一种频率综合器，其特征在于：它由两路低频回路、两路跳频回路、一路高中频回路以及控制回路组成，其中，跳频回路由DDS器A（1）、锁相环单元A（2）及滤波单元A（3）组成,高中频回路由DDS器B（4）、锁相环单元B（5）及滤波单元B（6）组成，低频回路由DDS器C（7）及滤波单元C（8）组成，控制回路由CPLD控制器（9）和时钟源（10）组成,其中，DDS器A（1）有两个输出端，其中一个输出端和锁相环单元A（2）的输入端相连，另一个输出端作为分频输出与滤波单元A（3）的输出端相连，锁相环单元A（2）的输出端和滤波单元A（3）的输入端相连，滤波单元A（3）的输出端作为跳频输出端，DDS器B（4）有两个输出端，其中一个输出端和锁相环单元B（5）的输入端相连，锁相环单元B（5）的输出端和滤波单元B（6）的输入端相连，滤波单元B（6）的输出端作为高中频输出端,DDS器C（7）有两个输出端，其中一个输出端与滤波单元C（8）的输入端相连，另一个输出端作为低频输出与，滤波单元C（8）作为低频输出端，DDS器B（4）的另一个输出端和DDS器C（7）的另一个输出端同时作为分频输出与滤波单元B（6）的输出端相连，CPLD控制器（9）的输入端与时钟源（10）的输出端相连，CPLD控制器（9）的输出端分别与DDS器A（1）、DDS器B（4）以及DDS器C（7）相连。