Architektur einer magnetoresistiven Speichervorrichtung

摘要

Bereitgestellt wird eine Halbleiterspeichervorrichtung mit einem Spaltendecoder (130), einer Mehrzahl von Unter-Zellblöcken (1700) und einer Bitleitungsauswahlschaltung. Der Spaltendecoder ist konfiguriert zum Decodieren von Spaltenadressen (ADDR_X) und zum Treiben von Spaltenauswahlsignalen (CSL0_PT1, CSL0_PT2). Jeder der Unter-Zellblöcke enthält eine Mehrzahl von Bitleitungen (BL), eine Mehrzahl von Wortleitungen (WL) sowie eine Mehrzahl von mit der Mehrzahl von Bitleitungen und der Mehrzahl von Wortleitungen verbundenen Speicherzellen. Die Bitleitungsauswahlschaltung enthält eine Mehrzahl von Bitleitungsverbindungs-Controllern (1701–1707) und ist konfiguriert zum Auswählen einer oder mehrerer Bitleitungen (BL) als Antwort auf die Spaltenauswahlsignale. Jeder der Bitleitungsverbindungs-Controller koppelt elektrisch eine jeweilige erste Bitleitung mit einer entsprechenden ersten lokalen Eingabe-/Ausgabe(I/O)-Leitung (LIO1_PT1 bis LIO7_PT1) als Antwort auf ein erstes Spaltenauswahlsignal (CSL0_PT1) von den Spaltenauswahlsignalen und mit einer entsprechenden zweiten lokalen Eingabe-/Ausgabe(I/O)-Leitung (LIO1_PT2 bis LIO7_PT2) als Antwort auf ein zweites Spaltenauswahlsignal (CSL0_PT2) von den Spaltenauswahlsignalen.