发明名称 | 一种自动查找PCB板叠层中铜箔空隙的设计方法 | ||
摘要 | 本发明提供一种自动查找PCB板叠层中铜箔空隙的设计方法,利用CADENCEAXLSKILL语言开发的Skill设计程序,将该程序加载到Allegro软件中,点击菜单中的按钮,根据界面的提示选择需要查找铜箔空隙的叠层,然后用鼠标框选一下查找的范围,就能一键找出所选位置是否有铜箔空隙,Skill设计程序会根据空隙的多少给出一个带有位置坐标的报表,布线人员根据这个报表很轻松地查找到PCB板所有叠层的铜箔空隙,从而实现一键查找铜箔空隙提高布线设计人员的设计PCB板的效率。 | ||
申请公布号 | CN103593526A | 申请公布日期 | 2014.02.19 |
申请号 | CN201310570977.2 | 申请日期 | 2013.11.15 |
申请人 | 浪潮电子信息产业股份有限公司 | 发明人 | 赵亚民;张柯柯;李鹏翀 |
分类号 | G06F17/50(2006.01)I | 主分类号 | G06F17/50(2006.01)I |
代理机构 | 代理人 | ||
主权项 | 一种自动查找PCB板叠层中铜箔空隙的设计方法, 其特征在于利用CADENCE AXLSKILL 语言开发的Skill设计程序,将该程序加载到Allegro软件中,点击菜单中的按钮,根据界面的提示选择需要查找铜箔空隙的叠层,然后用鼠标框选一下查找的范围,就能一键找出所选位置是否有铜箔空隙,Skill设计程序会根据空隙的多少给出一个带有位置坐标的报表,布线人员根据这个报表很轻松地查找到PCB板所有叠层的铜箔空隙,从而实现一键查找铜箔空隙提高布线设计人员的设计PCB板的效率;设计步骤如下:1)打开PCB板中所有叠层;2)执行自动查找铜箔Void的SKILL应用程序;3)提示将自动查找当前所有叠层中的铜箔Void,是否执行4)获取所有的铜箔属性集合,全部框选整个单板上的铜箔,得铜箔的所有属性;5)在铜箔属性集合获取铜箔中所有Void的集合;6)在Void的集合排除含有过孔,零件和走线的集合;7)将集合中对应的坐标和所在叠层信息显示到窗口;8)布线人员在显示窗口点击对应坐标即可查找铜箔Void;9)查询结束。 | ||
地址 | 250014 山东省济南市高新区舜雅路1036号 |