用于系统内扫描测试的半导体电路和方法

摘要

本发明涉及用于系统内扫描测试的半导体电路和方法。一种包括具有组合逻辑块的数字电路部分的半导体电路，包括将预定义数字测试样式加载和应用到组合逻辑块的输入的扫描链。双向通信端口适用于把到来数据写到数字电路部分的地址空间。扫描控制硬件包括映射到双向通信端口的地址空间的多个可单独寻址扫描控制寄存器。本发明另一方面涉及利用扫描链通过将比特值写到可单独寻址扫描控制寄存器的输入和从可单独寻址扫描控制寄存器的至少一个输出读取比特值而测试半导体电路的数字电路部分的方法。本发明允许在安装在印刷电路板上的同时彻底测试和诊断故障半导体器件，包括其内核逻辑器。

主权项

一种半导体电路，包括：数字电路部分，包括组合逻辑块；扫描链，用于将预定义数字测试样式加载和应用到所述组合逻辑块的输入，所述扫描链配置为响应于所述预定义数字测试样式读取和发送所述组合逻辑块的输出产生的数字响应样式；双向通信端口，用于把到来数据写入到所述数字电路部分的包括寄存器地址和存储器地址之一的地址空间；扫描控制硬件，配置为选择性地将所述半导体电路置于扫描模式和操作模式之一，并且进一步包括：第一扫描接口节点，耦合到所述扫描链，用于选择性地启用和禁用所述扫描链；第二扫描接口节点，耦合到所述扫描链，用于加载所述预定义数字测试样式；第三扫描接口节点，耦合到所述扫描链，用于钟控所述扫描链；以及第四扫描接口节点，耦合到所述扫描链的输出，用于临时存储和输出所述数字响应样式的比特值；第一、第二、第三和第四可单独寻址扫描控制寄存器，操作上分别耦合到所述第一、第二、第三和第四扫描接口节点，所述第一、第二、第三和第四可单独寻址扫描控制寄存器映射到所述双向通信端口的地址空间。