发明名称 半导体器件制造方法
摘要 本发明提供了一种具有梯形源漏区域的晶体管制造方法。在本发明的方法中,采用第一间隙壁和第二间隙壁形成了复合间隙壁,其中,第二间隙壁的厚度大于第一间隙壁的厚度,通过腐蚀第二间隙壁正下方的部分或全部第一间隙壁材料层,暴露出符合间隙壁下方的衬底表面,然后以各向异性湿法腐蚀工艺腐蚀衬底,形成了梯形源漏区域沟槽,继而通过外延工艺形成梯形源漏区域。本发明的梯形源漏区域具有足够大的体积以向沟道提供应力同时也不会存在源漏穿通的风险。
申请公布号 CN103594372A 申请公布日期 2014.02.19
申请号 CN201210295965.9 申请日期 2012.08.17
申请人 中国科学院微电子研究所 发明人 秦长亮;殷华湘
分类号 H01L21/336(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 代理人 陈红
主权项 一种半导体器件制造方法,用于制造具有梯形源漏区域的晶体管,其特征在于包括如下步骤:提供半导体衬底,在该半导体衬底上形成STI结构,并进行阱区注入;形成栅极绝缘层、栅极,定义栅极图形;全面性地沉积第一间隙壁材料层,其覆盖在所述栅极的顶部、所述栅极和所述栅极绝缘层的侧壁、所述半导体衬底上;全面性地沉积第二间隙壁材料层,其覆盖在第一间隙壁材料层上;自对准地刻蚀所述第二间隙壁材料层,仅保留位于所述栅极和所述栅极绝缘层侧面的部分第二间隙壁材料层,从而形成第二间隙壁;去除暴露出的所述第一间隙壁材料层,包括去除位于所述第二间隙壁正下方的第一间隙壁材料层的部分或全部,形成第一间隙壁,从而使得所述第二间隙壁正下方的所述半导体衬底的表面部分或全部暴露出;所述第一间隙壁具有第一厚度,所述第二间隙壁具有第二厚度,第二厚度大于第一厚度;通过各向异性湿法腐蚀,腐蚀暴露出的所述半导体衬底,从而形成梯形形状的源漏区域凹槽;在所述源漏区域凹槽中外延形成梯形源漏区域,其向晶体管沟道区域提供应力。
地址 100029 北京市朝阳区北土城西路3#