一种基于FPGA的Σ-Δ型模数转换器

摘要

本实用新型涉及一种基于FPGA的Σ-Δ型模数转换器，其特点在于包括可编程门阵列控制模块与重构滤波器，其中可编程门阵列控制模块由低压差分电压信号接口、数字核、ADC输出接口及时钟输入接口构成，所述重构滤波器由二阶RC电路组成，该二阶RC电路的一端与低压差分电压信号接口的负极相电连接，该二阶RC电路的另一端与数字内核的数字输出接口相电连接；所述低压差分电压信号接口的正极串接有一电容作模拟信号输入端,所述数字核为数字抽取滤波器。本实用新型的优点：设计简单，电路外围只有简单的RC电路；实现方便灵活；集成度高，大部分的芯片面积都集成在FPGA芯片内部；能够正确地预测电路性能，减少电路级上的错误，缩短开发周期。

主权项

一种基于FPGA的Σ‑Δ型模数转换器，其特征在于：包括可编程门阵列控制模块（1）与重构滤波器（2），其中可编程门阵列控制模块（1）由低压差分电压信号接口（11）、数字核（12）、ADC输出接口（13）及时钟输入接口（14）构成，所述重构滤波器（2）由二阶RC电路组成，该二阶RC电路的一端与低压差分电压信号接口（11）的负极相电连接，该二阶RC电路的另一端与数字内核（12）的数字输出接口相电连接；所述低压差分电压信号接口（11）的正极串接有一电容（C）作模拟信号输入端（15）,所述数字核（12）为数字抽取滤波器。