发明名称 三维集成电路及其制作方法
摘要 本发明提供一种三维集成电路及其制作方法,所述三维集成电路包括:一第一中介层,包括穿基底插塞(through substrate via,TSV)位于其中,和电路位于其上;多个第一有源管芯,位于第一中介层的一第一侧上方;多个包括穿基底插塞的第一中间中介层,位于第一中介层的第一侧上方;及一第二中介层,包括穿基底插塞位于其中,和电路位于其上,其中第一中间中介层支撑第二中介层。本发明实施例的三维集成电路具有以下优点:由于有中介层和中间中介层,本发明可在有源管芯中不形成穿基底插塞的情形下,形成三维集成电路。因此,有源管芯可用的有源区域可增加,且可避免由有源管芯中的穿基底插塞(TSV)产生的问题。
申请公布号 CN103579208A 申请公布日期 2014.02.12
申请号 CN201210462359.1 申请日期 2012.11.16
申请人 南亚科技股份有限公司 发明人 黄财煜
分类号 H01L25/065(2006.01)I;H01L23/48(2006.01)I;H01L21/98(2006.01)I;H01L21/768(2006.01)I 主分类号 H01L25/065(2006.01)I
代理机构 隆天国际知识产权代理有限公司 72003 代理人 张艳杰;张浴月
主权项 一种三维集成电路,包括:一第一中介层,包括穿基底插塞位于其中,和电路位于其上;多个第一有源管芯,位于该第一中介层的一第一侧上方;多个包括穿基底插塞的第一中间中介层,位于该第一中介层的该第一侧上方;及一第二中介层,包括穿基底插塞位于其中,和电路位于其上,其中该第一中间中介层支撑该第二中介层。
地址 中国台湾桃园县