发明名称 阵列基板及其制作方法
摘要 一种阵列基板的制作方法,包括下列步骤。于基板上依序形成第一导电层、栅极介电层、半导体层、蚀刻阻挡层与第一图案化光刻胶。进行第一蚀刻制程,将未被第一图案化光刻胶覆盖的蚀刻阻挡层与半导体层移除。进行第二蚀刻工艺,以形成图案化栅极介电层与图案化蚀刻阻挡层。将未被图案化栅极介电层覆盖之第一导电层移除,以形成栅极电极。将未被图案化蚀刻阻挡层覆盖的半导体层移除,以形成图案化半导体层,并部分暴露出图案化栅极介电层。
申请公布号 CN102709238B 申请公布日期 2014.02.12
申请号 CN201210104072.1 申请日期 2012.04.09
申请人 友达光电股份有限公司 发明人 辜慧玲;陈佳榆;钟宜臻;陈宇宏;周奇纬;张凡伟;吕学兴;丁宏哲
分类号 H01L21/77(2006.01)I;H01L29/786(2006.01)I 主分类号 H01L21/77(2006.01)I
代理机构 北京律诚同业知识产权代理有限公司 11006 代理人 梁挥;鲍俊萍
主权项 一种阵列基板的制作方法,其特征在于,包括:提供一基板;进行一第一光掩模工艺,该第一光掩模工艺包括:于该基板上依序形成一第一导电层、一栅极介电层、一半导体层以及一蚀刻阻挡层,并于该蚀刻阻挡层上形成一第一图案化光刻胶;进行一第一蚀刻工艺,将未被该第一图案化光刻胶覆盖的该蚀刻阻挡层与该半导体层移除,以部分暴露出该栅极介电层;进行一第二蚀刻工艺,对该第一图案化光刻胶、该蚀刻阻挡层以及该栅极介电层进行蚀刻,以形成一图案化栅极介电层与一图案化蚀刻阻挡层,并部分暴露出该第一导电层与该半导体层;将未被该图案化栅极介电层覆盖的该第一导电层移除,以形成一栅极电极;以及将未被该图案化蚀刻阻挡层覆盖的该半导体层移除,以形成一图案化半导体层,并部分暴露出该图案化栅极介电层;以及进行一第二光掩模工艺,该第二光掩模工艺包括:形成一保护层,至少部分覆盖该基板以及该图案化蚀刻阻挡层;以及将未被该保护层覆盖的该图案化蚀刻阻挡层移除,以至少部分暴露该图案化半导体层。
地址 中国台湾新竹科学工业园区新竹市力行二路1号