发明名称 一种可变增益的模拟加法器
摘要 本实用新型公开了一种可变增益的模拟加法器,包括第一偏置电流源、第一MOS晶体管、第二MOS晶体管、第三MOS晶体管、第四MOS晶体管、第五MOS晶体管、第六MOS晶体管、第七MOS晶体管、第八MOS晶体管、第九MOS晶体管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第六电阻。所述第八MOS晶体管、第九MOS晶体管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第六电阻作为模拟加法器的输出负载,通过调节控制电压Vb1和Vb2,改变第八MOS晶体管和第九MOS晶体管的导通电阻,从而调节整个模拟加法器的输出阻抗,最终在差分输出端(Vop和Von)反映为模拟加法器的增益发生改变。
申请公布号 CN203423670U 申请公布日期 2014.02.05
申请号 CN201320423700.2 申请日期 2013.07.16
申请人 陕西北斗恒通信息科技有限公司 发明人 申向顺;李波;李卫斌;王红丽;姜恩春
分类号 H03K19/094(2006.01)I;G06F7/50(2006.01)I 主分类号 H03K19/094(2006.01)I
代理机构 代理人
主权项 一种可变增益的模拟加法器,其特征在于:包括第一偏置电流源、第一MOS晶体管、第二MOS晶体管、第三MOS晶体管、第四MOS晶体管、第五MOS晶体管、第六MOS晶体管、第七MOS晶体管、第八MOS晶体管、第九MOS晶体管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第六电阻;所述第一偏置电流源一端连接至电压源VDD,另一端分别接至第一MOS晶体管的漏极、第一MOS晶体管的栅极、第二MOS晶体管的栅极和第三MOS晶体管的栅极;所述第一MOS晶体管的漏极分别连接至自身的栅极、第二MOS晶体管的栅极和第三MOS晶体管的栅极,第一MOS晶体管的源级连接至地;所述第二MOS晶体管的漏极连接至第四MOS晶体管的源级和第五MOS晶体管的源级,第二MOS晶体管的栅极连接至第三MOS晶体管的栅极,第二MOS晶体管的源级接地,第二MOS晶体管的作用是尾电流源;所述第三MOS晶体管的漏极连接至第六MOS晶体管的源级和第七MOS晶体管的源级,第三MOS晶体管的源级接地,第三MOS晶体管的作用是尾电流源;所述第四MOS晶体管的漏极连接至输出差分信号的反向输出端Von,第四MOS晶体管的栅极连接至第一输入差分信号的正向输入端IP,第四MOS晶体管的源级还连接至第五MOS晶体管的源级;所述第五MOS晶体管的漏极连接至输出差分信号的正向输出端Vop,第五MOS晶体管的栅极连接至第一输入差分信号的反向输入端IN;所述第四MOS晶体管和第五MOS晶体管构成第一输入差分对管;所述第六MOS晶体管的漏极连接至输出差分信号的反向输出端Von,第六MOS晶体管的栅极连接至第二输入差分信号的正向输入端QP,第六MOS晶体管的源级连接至第七MOS晶体管的源级;所述第七MOS晶体管的漏极连接至输出差分信号的正向输出端Vop,第七MOS晶体管的栅极连接至第二输入差分信号的反向输入端QN;所述第六MOS晶体管和第七MOS晶体管构成第二输入差分对管;所述第八MOS晶体管的漏极连接至第五电阻相对于Von的另一端,第八MOS晶体管的栅极接控制电压Vb2,第八MOS晶体管的源级连接至第六电阻相对于Vop的另一端;第八MOS晶体管在此起到开关的作用;所述第九MOS晶体管的漏极连接至第三电阻相对于Von的另一端,第九MOS晶体管的栅极接控制电压Vb1,第九MOS晶体管的源级连接至第四电阻相对于Vop的另一端;第九MOS晶 体管在此起到开关的作用;第一电阻的一端连接至电源VDD,另一端连接至输出差分信号的反向输出端Von;第二电阻的一端连接至电源VDD,另一端连接至输出差分信号的正向输出端Vop;第三电阻的一端连接至输出差分信号的反向输出端Von,另一端连接至第九MOS晶体管的漏极;第四电阻的一端连接至输出差分信号的正向输出端Vop,另一端连接至第九MOS晶体管的源级;第五电阻的一端连接至输出差分信号的反向输出端Von,另一端连接至第八MOS晶体管的漏极;第六电阻的一端连接至输出差分信号的正向输出端Vop,另一端连接至第八MOS晶体管的源级。
地址 710000 陕西省西安市高新区科创路西安电子科技大学科技园C座401室