发明名称 一种连续计算大点数幅度概率分布的方法和装置
摘要 本发明提供一种连续计算大点数幅度概率分布的方法和装置,其中装置由CPLD或FPGA控制单元、A/D采样单元、开关总线、静态存储器SRAM、双口RAM及主机CPU相互连接并相互通讯组成;所述A/D采样单元用于采集接收机或频谱仪变频后并经过抗混叠滤波器后的中频信号发送给开关总线;所述开关总线用于将所述中频信号发送给静态存储器SRAM;所述静态存储器SRAM用于采用预定方式存储并更新所述中频信号;所述主机CPU用于读取所述双口RAM及所述静态存储器SRAM的数据,同时在屏幕上更新整个幅度范围内的概率统计值。采用上述方案,可以实时的准确计算出信号的平均功率,本装置接于接收机或频谱仪的中频后,即可以实现连续APD的测量和平均功率的计算。
申请公布号 CN103559168A 申请公布日期 2014.02.05
申请号 CN201310513817.4 申请日期 2013.10.28
申请人 中国电子科技集团公司第四十一研究所 发明人 王保锐;许建华;张志;刘丹
分类号 G06F17/10(2006.01)I 主分类号 G06F17/10(2006.01)I
代理机构 北京众合诚成知识产权代理有限公司 11246 代理人 龚燮英
主权项 一种连续计算大点数幅度概率分布的装置,其特征在于,由CPLD或FPGA控制单元、A/D采样单元、开关总线、静态存储器SRAM、双口RAM及主机CPU相互连接并相互通讯组成;所述A/D采样单元用于采集接收机或频谱仪变频后并经过抗混叠滤波器后的中频信号发送给开关总线;所述开关总线用于将所述中频信号发送给静态存储器SRAM;所述静态存储器SRAM用于采用预定方式存储并更新所述中频信号;所述双口RAM用于存储所有幅度概率分布的瞬时计算结果并使主CPU与CPLD无冲突的访问;所述CPLD或FPGA控制单元用于所述静态存储器SRAM和所述双口RAM的读写,以及整个幅度范围内幅度概率分布的统计计算;所述主机CPU用于读取所述双口RAM及所述静态存储器SRAM的数据,同时更新整个幅度范围内的概率统计值,并根据预定方法计算整个幅度范围内的概率的平均功率。
地址 266555 山东省青岛市经济技术开发区香江路98号