| 发明名称 | 在动态随机存取存储器中提供高速缓存标记的机制和技术 | ||
| 摘要 | 动态随机存取存储器（DRAM）被操作为与处理器核心耦接的高速缓冲存储器。从所述处理器核心向所述DRAM传输作为偶数和奇数比特对的数据块。所述数据块包括N个纠错码（ECC）比特和11*N个数据比特。要将两个或更多个高速缓存行存储在存储器页中，聚合到一起的标记比特位于所述存储器页内。 | ||
| 申请公布号 | CN103562885A | 申请公布日期 | 2014.02.05 |
| 申请号 | CN201280026417.4 | 申请日期 | 2012.03.29 |
| 申请人 | 英特尔公司 | 发明人 | D·S·麦金尼斯;C·S·赫德尔斯顿;R·阿加瓦尔;M·R·津哈马尼 |
| 分类号 | G06F12/08(2006.01)I;G06F13/14(2006.01)I;G06F11/10(2006.01)I | 主分类号 | G06F12/08(2006.01)I |
| 代理机构 | 永新专利商标代理有限公司 72002 | 代理人 | 王英;张立达 |
| 主权项 | 一种装置，包括：处理器核心；耦接到所述处理器核心的总线；经由所述总线与所述处理器核心耦接的动态随机存取存储器（DRAM），所述DRAM操作为用于所述处理器核心的高速缓冲存储器，所述处理器核心向所述DRAM传输作为偶数和奇数比特对的数据块，所述数据块具有N个纠错码（ECC）比特和11*N个数据比特。 | ||
| 地址 | 美国加利福尼亚 | ||