低复杂度低密度同位元检查码解码器之记忆体配置方法及其解码器结构

摘要

本发明系为一种低复杂度低密度同位元检查(Low-Density Parity-Check,LDPC)码解码器之记忆体配置方法及其解码器结构。其中记忆体配置方法主要是将解码器中二个或二个以上小容量的记忆体区块依适当方式合并为同一记忆体群组，以减少所使用的记忆体面积以及运算资料读写时的功率消耗。另外，由于合并后的同一记忆体群组中运算资料读写的位址必须共用，因此又使用延迟单元以调整运算资料的存取时序，以确保运算资料存取的正确性。因此藉由本发明的实施，可使得低复杂度LDPC解码器可符合高速运算及低功率消耗的需求。