| 发明名称 |
３Ｄ积体电路层内连线 |
| 摘要 |
一种三维(3D)内连线结构，其具有小的占据面积，用以连接多层级元件中的上层电路结构与其他层级的电路结构。此外，提供一种具有效率且低成本的制造3D内连线结构的方法。 |
| 申请公布号 |
TWI425606 |
申请公布日期 |
2014.02.01 |
| 申请号 |
TW099106481 |
申请日期 |
2010.03.05 |
| 申请人 |
旺宏电子股份有限公司 新竹市新竹科学工业园区力行路16号 |
发明人 |
龙翔澜 |
| 分类号 |
H01L23/528;H01L21/768 |
主分类号 |
H01L23/528 |
| 代理机构 |
|
代理人 |
詹铭文 台北市中正区罗斯福路2段100号7楼之1;萧锡清 台北市中正区罗斯福路2段100号7楼之1 |
| 主权项 |
|
| 地址 |
新竹市新竹科学工业园区力行路16号 |
