快闪记忆体控制电路及其储存系统与资料传输方法

摘要

一种快闪记忆体控制电路，其包括微处理器单元、第一与第二介面单元、缓冲记忆体、记忆体管理单元以及资料读写单元。记忆体管理单元管理多个快闪记忆体单元，其中每一快闪记忆体单元具有至少一快闪记忆体且每一快闪记忆体分别地具有至少包括一上页与一下页的多个记忆胞阵列。记忆体管理单元将对应的每一快闪记忆体的其中一个记忆胞阵列进行分群多个资料传输单位组，并且资料读写单元依据资料传输单位组将主机系统欲写入的资料交错地传输至快闪记忆体单元中。基此，快闪记忆体控制电路可稳定地传输资料而降低缓冲记忆体的使用。