微处理器总线驱动能力验证方法

摘要

本发明公开了一种微处理器总线驱动能力验证方法，本发明通过提取存储器的输入电参数，根据输入电参数建立阻容网路模型，然后将阻容网络连接在处理器的数据和地址总线上，通过修改阻容网络中的电阻和电容数值，来模拟不同负载情况，测试总线信号上升沿和下降沿的时间，从而得出总线驱动能力，该方法简单，可操作性强，验证效率高。

主权项

微处理器总线驱动能力验证方法，其特征在于步骤如下：（1）根据存储器的输入电容CIN、输入高电平的漏电流IIH和输入低电平的漏电流IIL建立阻容网路模型，其中电容CL与电阻R2并联后一端接地，另一端作阻容网络模型的输入端并通过电阻R1连接电源VCC；阻容网络中模型的电容CL为：CL=CIN      （1）阻容网络模型中的电阻R2为： R 2 = VCC ( max ) I IH - - - ( 2 ) 阻容网络模型中的电阻R1为， R 1 = VCC ( max ) I IL - - - ( 3 ) （2）将阻容网络模型的输入端连接在微处理器的数据和地址总线上，测试微处理器数据和地址总线上信号上升沿和下降沿的时间，得出微处理器在确定负载下的总线驱动能力；（3）调节阻容网络模型中电阻R1、R2和电容CL的值，测试微处理器数据和地址总线上信号上升沿和下降沿的时间变化并绘制成曲线，从而得出微处理器在不同负载下的总线驱动能力。