发明名称 |
在RTL模拟中兑现多循环路径语义的技术 |
摘要 |
本发明提供了一种包括关于多循环路径的信息的经改善RTL模拟。在设计约束文件中可供使用的多循环路径信息可被用于在RTL模拟中进行时序分析。该信息可有利地增大RTL模拟引擎以逼近目的地寄存器处的循环延迟,由此提供RTL级的电路表现的更现实近似。尤其,RTL模拟比门级模拟快若干数量级。此外,相比等待直到门级模拟,在RTL模拟过程中与多循环路径关联的设计缺陷更容易被校正。 |
申请公布号 |
CN103548026A |
申请公布日期 |
2014.01.29 |
申请号 |
CN201280021607.7 |
申请日期 |
2012.02.28 |
申请人 |
辛奥普希斯股份有限公司 |
发明人 |
K·蒂;B·P·格帕兰;D·戈斯瓦密 |
分类号 |
G06F17/50(2006.01)I;G06F9/455(2006.01)I |
主分类号 |
G06F17/50(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
钱慰民 |
主权项 |
一种用于改善寄存器传输级(RTL)模拟的方法,所述方法包括:访问一设计的RTL文件和边带文件;标识所述边带文件中的设计约束,所述设计约束包括多循环路径;使用计算机,通过复制多循环路径的各部分以创建经修正的多循环路径、在经修正的多循环路径中插入延迟以及将多循环路径从其源截断来修正设计;以及在所述RTL模拟过程中模拟所述经修正的设计。 |
地址 |
美国加利福尼亚州 |