一种锁步的处理器总线监控方法与计算机

摘要

本发明涉及一种锁步的处理器总线监控方法与计算机，用于实现计算机的实时的高概率故障检测和隔离。本发明采用总线锁步监控电路模块，对两个处理器总线周期操作事务（读取，写入，中断与异常处理等）进行同步“位—位”比较。其第一处理器与第一总线锁步监控模块和第二总线锁步监控模块分别连接，第二处理器与第一总线锁步监控模块和第二总线锁步监控模块分别连接，第一总线锁步监控模块和第二总线锁步监控模块之间互相连接，第一总线桥转换模块实现第一总线锁步监控模块与PCI总线等的桥接，第二总线桥转换模块实现第二总线锁步监控模块与PCI总线等的桥接。本发明故障检测率很高、故障检测的实时性好、实现简便。

主权项

一种锁步的处理器总线监控计算机，包括处理器和总线桥转换模块，处理器通过总线桥转换模块与PCI总线连接，其特征在于：所述处理器包括第一处理器和第二处理器，所述总线桥转换模块包括第一总线桥转换模块和第二总线桥转换模块，所述计算机还包括第一总线锁步监控模块和第二总线锁步监控模块；所述第一处理器与第一总线锁步监控模块和第二总线锁步监控模块分别连接，第二处理器与第一总线锁步监控模块和第二总线锁步监控模块分别连接，第一总线锁步监控模块和第二总线锁步监控模块之间互相连接，第一总线桥转换模块实现第一总线锁步监控模块与PCI总线等的桥接，第二总线桥转换模块实现第二总线锁步监控模块与PCI总线等的桥接，第一总线锁步监控模块工作模式选择端接高电平，第二总线锁步监控模块工作模式选择端接低电平。