发明名称 制造半导体器件的方法
摘要 本发明提供一种能够执行半导体器件的产品管理和/或迅速缺陷分析而未减少组装和测试过程中的吞吐量的技术。分别向在制造半导体器件(QFP)时使用的多个衬底(引线框)和向用于运送多个衬底的运送单元(架、批次、堆叠箱等)附着唯一标识信息。然后相互关联运送单元的标识信息(架ID)和向运送单元中存储的衬底的标识信息(衬底ID)。然后,在从向每个制造装置的加载器单元设置的运送单元取出衬底并且向装置的处理单元供应衬底时以及在向装置的卸载器单元的运送单元中存储其处理完成的衬底时,检查在运送单元的标识信息与衬底的标识信息之间的关联性。
申请公布号 CN103545223A 申请公布日期 2014.01.29
申请号 CN201310300247.0 申请日期 2013.07.12
申请人 瑞萨电子株式会社 发明人 酒井宣隆;大武守;斋藤浩儿;高桥富视
分类号 H01L21/50(2006.01)I;H01L21/60(2006.01)I;H01L23/544(2006.01)I;H01L21/67(2006.01)I 主分类号 H01L21/50(2006.01)I
代理机构 北京市金杜律师事务所 11256 代理人 王茂华
主权项 一种制造半导体器件的方法,包括以下步骤:(a)提供其中存储多个第一架衬底的第一个架,所述第一个架具有第一架标识信息,所述第一架衬底各自具有用于相互区分它们并且与所述第一架标识信息关联的第一衬底标识信息;(b)在步骤(a)之后,在第一组装和测试过程装置的加载器单元中设置所述第一个架,读取所述第一架标识信息,并且由此获得存储于所述第一个架中的所述第一架衬底中的每个第一架衬底的所述第一衬底标识信息;(c)在步骤(b)之后,读取向所述第一组装和测试过程装置的卸载器单元设置的第二个架的第二架标识信息,并且向更高级系统登记所述第二个架作为用于存储所述第一架衬底的架;(d)在步骤(c)之后,从所述第一个架中的所述第一架衬底之中取出第一衬底,并且向所述第一组装和测试过程装置的处理单元供应所述第一衬底;并且(e)在步骤(d)之后,对所述第一衬底执行第一处理,其中在执行步骤(e)之时,读取从所述第一个架取出的所述第一架衬底之中的第二衬底的所述第一衬底标识信息,并且比对已经向所述更高级系统预先登记的所述第二衬底的第一衬底标识信息检查从所述第一个架取出的所述第一架衬底之中的第二衬底的所述第一衬底标识信息;(f)在步骤(e)之后,从所述处理单元取出所述第一衬底,并且向在所述第一组装和测试过程装置的所述卸载器单元中设置的所述第二个架供应所述第一衬底,其中读取从所述处理单元取出的所述第一衬底的所述第一衬底标识信息,并且由此获得关于所述第一衬底的信息,并且如果所述第一衬底在所述第一架衬底之中是第一个则在所述第二个架中存储所述第一衬底;并且(g)在从所述第一个架卸除所有所述第一架衬底之后,在所述 第一组装和测试过程装置的所述加载器单元中设置包含多个第三架衬底的第三个架。
地址 日本神奈川县