发明名称 CMOS器件及其制作方法
摘要 本发明实施例公开了一种CMOS器件及其制作方法,该方法包括:提供包括第一有源区和第二有源区的半导体衬底,在该衬底上形成替代栅结构,去除替代栅结构,形成沟槽;形成高K介质层;在高K介质层上形成第二替代栅电极层;采用第二替代栅电极层和第一阻挡层保护第二有源区上方的栅极区域,在第一有源区上方形成第一沟槽;在第一沟槽内形成第一功函数层和第一金属栅极;采用第二阻挡层保护第一功函数层和第一金属栅极,在第二有源区上方形成第二沟槽,在第二沟槽内形成第二功函数层和第二金属栅极。本发明实施例中第一功函数层和第二功函数层均在一次成膜过程中形成,避免了形成CMOS器件功函数层过程中的交叉污染,提高了金属栅极填充能力。
申请公布号 CN103545183A 申请公布日期 2014.01.29
申请号 CN201210241829.1 申请日期 2012.07.12
申请人 中芯国际集成电路制造(上海)有限公司 发明人 卜伟海;王文博;俞少峰;吴汉明
分类号 H01L21/28(2006.01)I;H01L21/8238(2006.01)I;H01L29/423(2006.01)I;H01L27/092(2006.01)I 主分类号 H01L21/28(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 骆苏华
主权项 一种CMOS器件制作方法,其特征在于,包括:提供半导体衬底,在所述衬底表面内形成第一有源区和第二有源区,在所述衬底表面上形成第一替代栅电极层和层间介质层,且所述层间介质层表面与第一替代栅电极层顶部齐平;以所述层间介质层为掩膜,去除所述第一替代栅电极层,形成沟槽;在所述沟槽的底部和侧壁形成高K介质层;在所述高K介质层上形成第二替代栅电极层,所述第二替代栅电极层顶部与所述层间介质层顶部齐平;在第二有源区上方的第二替代栅电极层上形成第一阻挡层,以所述第一阻挡层为掩膜,去除第一有源区上方的第二替代栅电极层材料,形成第一沟槽;在所述第一沟槽的底部和侧壁形成第一功函数层;填充所述第一沟槽,形成第一金属栅极;在第一有源区上方形成第二阻挡层,以所述第二阻挡层为掩膜,去除第二有源区上方的第二替代栅电极层材料,形成第二沟槽;在所述第二沟槽的底部和侧壁形成第二功函数层;填充所述第二沟槽,形成第二金属栅极。
地址 201203 上海市浦东新区张江路18号