基于SystemVerilog断言和任务的协同总线验证方法及系统

摘要

本发明公开了基于SystemVerilog断言和任务的协同总线验证方法及系统。该验证方法包括：步骤1，列举AHB总线时序；步骤2，根据AHB总线时序类型对AHB总线时序进行属性抽象；步骤3，根据预设的条件对AHB总线时序属性用SystemVerilog断言描述，或者对AHB总线时序属性用任务描述。本发明充分利用了断言验证的优点，同时对SystemVerilog断言不易定义的部分属性，利用SystemVerilog任务作为补充，对其描述和验证，两者协同工作，各取所长，以最简便方式，获得较高的覆盖率，达到良好的验证效果。

主权项

基于SystemVerilog断言和任务的协同总线验证方法，其特征在于，包括：步骤1，列举AHB总线时序；步骤2，根据AHB总线时序类型对AHB总线时序进行属性抽象；步骤3，根据预设的条件对AHB总线时序属性用SystemVerilog断言描述，或者对AHB总线时序属性用SystemVerilog任务描述；步骤3中，如果AHB总线时序属性为传输中插入等待周期，空闲传输，忙传输，从机错误响应，从机重试响应或从机分块响应，则用SystemVerilog断言描述；如果AHB总线时序属性为流水操作，突发传输或复位，则用SystemVerilog任务描述。