一种串列式的熔丝上电状态读取电路及方法

摘要

本发明涉及一种串列式的熔丝上电状态读取电路及方法，包括上电复位及FUSE读取波形产生电路、熔丝终端处理模块以及与多个熔丝阵列Fuse_ARRAY数量相等的延迟单元，上电复位及FUSE读取波形产生电路产生用于熔丝读取的fuse_sense控制信号和fuse_latch控制信号，输入到位于最前端的熔丝阵列Fuse_ARRAY的输入端；延迟单元设置在两个相邻熔丝阵列之间；熔丝终端处理模块用于在收到位于最后端熔丝阵列Fuse_ARRAY发送的信号时生成fuse_done信号，并发送给上电复位及FUSE读取波形产生电路。为了解决现有的熔丝数量较多，在芯片上电初始化时会带来峰值电流过大的技术问题，通过串列式方法限制熔丝读取过程中的熔丝个数，达到读取熔丝过程中降低峰值电流的目的。

主权项

一种串列式的熔丝上电状态读取电路，其特征在于：包括上电复位及FUSE读取波形产生电路、熔丝终端处理模块以及与多个熔丝阵列Fuse_ARRAY数量相等的延迟单元，其中熔丝阵列Fuse_ARRAY是根据所有熔丝读取的电流、需要的执行效率和先后顺序划分，所述上电复位及FUSE读取波形产生电路产生用于熔丝读取的fuse_sense控制信号和fuse_latch控制信号，输入到位于最前端的熔丝阵列Fuse_ARRAY的输入端；所述延迟单元设置在两个相邻熔丝阵列之间；所述熔丝终端处理模块用于在收到位于最后端熔丝阵列Fuse_ARRAY发送的信号时生成fuse_done信号，并发送给上电复位及FUSE读取波形产生电路。