发明名称 多径阴影复合衰落信道模拟装置及其工作方法
摘要 本发明涉及一种多径阴影复合衰落信道模拟装置及其工作方法,首先综合考虑路径损耗、阴影衰落和多径衰落的复合影响提出一种通用的复合衰落数学模型,后将模型中的多径衰落、阴影衰落和信道噪声分解为高斯随机过程表达形式,并统一采用SoS定点模型模拟产生,该模拟方法符合FPGA定点运算特点,易于实现。模拟系统支持上、下行链路同时模拟;有两个输入接口可供选择,包括射频模拟信号或中频模拟信号;用户通过PC输入通信场景等参数,DSP实时计算该场景下复合衰落信道的特征参数,FPGA利用该特征参数进行硬件模拟;输出模拟通过无线信道后的信号也包括中频和射频信号两种,应用于陆-陆移动通信场景,也可应用于空-地(地-空)和空-空通信衰落信道场景。
申请公布号 CN103532644A 申请公布日期 2014.01.22
申请号 CN201310471006.2 申请日期 2013.10.10
申请人 南京航空航天大学 发明人 朱秋明;周生奎;黄攀;戴秀超;王成华;陈小敏;刘星麟
分类号 H04B17/00(2006.01)I;H04W16/18(2009.01)I 主分类号 H04B17/00(2006.01)I
代理机构 江苏圣典律师事务所 32237 代理人 贺翔
主权项 一种多径阴影复合衰落信道模拟装置,支持上/下行链路信道同时模拟功能,所述上行链路包括主控PC机中的参数输入单元(3‑1),DSP芯片中的参数计算单元(3‑2),FPGA芯片中的信道模拟单元(3‑3),数模变换单元(3‑14)和模数变换单元(3‑9),上混频单元(3‑15)和下混频单元(3‑8),信号输入输出接口包括射频输入(3‑4)和中频输入(3‑5),射频输出(3‑6)和中频输出(3‑7),所述下行链路组成和实现过程与所述上行链路一致,其特征在于:所述参数输入单元(3‑1)的输出接口与所述参数计算单元(3‑2)的输入接口以CPCI总线相连;所述参数计算单元(3‑2)的输出接口与所述信道模拟单元(3‑3)的输入接口以EMIF总线相连;所述射频输入(3‑4)接口与下混频单元(3‑8)输入相连;所述下混频单元(3‑8)输出与模数变换单元(3‑9)输入相连;所述模数变换单元(3‑9)输出与信道模拟单元(3‑3)的输入接口相连;若系统输入为中频信号则直接与模数变换单元(3‑9)输入相连;所述信号中频输出单元(3‑7)的输入接口与数模转换芯片(3‑14)输出相连;若系统输出为射频信号,则中频输出信号(3‑7)与上混频单元(3‑15)输入端相连;上混频器单元(3‑15)输出端与射频输出(3‑6)接口相连。
地址 210016 江苏省南京市白下区御道街29号