宽输入范围电容-比较器型时间放大方法与放大器

摘要

本发明涉及微电子学的模拟集成电路设计领域，为进一步增加传统时间放大器的输入范围，使时间放大器在较大输入范围下仍能保持线性特性以及降低设计要求，提出一种宽输入范围电容-比较器型时间放大器。为达到上述目的，本发明采用的技术方案是，宽输入范围电容-比较器型时间放大器，包括：三个D触发器，一个二输入与非门，一个二输入异或门，一个多路选择器，一个开关，一个电容，一个比较器和两个电流源。宽输入范围电容-比较器型时间放大方法：使输入的两个时间信号经过D触发器、与非门、异或门检测，控制多路选择器对电流源进行控制，比较器通过检测电容两端电压完成输出信号的转换。本发明主要应用于时间放大器的设计制造。

主权项

一种宽输入范围电容‑比较器型时间放大器，其特征是，包括：三个D触发器，一个二输入与非门，一个二输入异或门，一个多路选择器，一个开关，一个电容，一个比较器和两个电流源；时间信号的输入端Tin1和Tin2分别连接两个D触发器的Clk输入端，两个D触发器的D输入端与高电平VDD相连，两个D触发器的Q输出端分别和二输入与非门的输入端及二输入异或门输入端相连；二输入与非门的输出端连接两个D触发器的复位端RN，二输入异或门输出端连接多路选择器的控制端S，S连接第三个D触发器的Clk输入端，第三个D触发器的D输入端连接高电平VDD，电容复位的反向信号连接第三个D触发器的复位端RN；电流源Ia的流出端与多路选择器的1端相连，电流源Ia流入端和高电平VDD相连；电流源Ib的流入端与多路选择器的0端相连，电流源Ib流出端和低电平VSS相连；多路选择器的输出端和电容C的一端相连，电容C的另一端接参考电平VCM，电容的复位开关和比较器的两个输入端分别跨接在电容C的两端。