发明名称 |
存储器电路及应用所述存储器电路读取数据的方法 |
摘要 |
本发明提供了一种存储器电路及应用所述存储器电路读取数据的方法,其中,所述存储器电路包括相互连接的控制电路以及全局存储阵列;其中,所述全局存储阵列包括:全局放大电路;至少一个段存储阵列,以及,与各段存储阵列连接的段放大电路及段选通电路;所述段存储阵列中包括至少一个组存储阵列,以及,与各组存储阵列连接的组放大电路及组选通电路;所述控制电路包括:读写控制单元和ECC电路。本发明可以在实现静态存储器电路功能的基础上,尽可能小地减少面积。 |
申请公布号 |
CN102332288B |
申请公布日期 |
2014.01.15 |
申请号 |
CN201110199776.7 |
申请日期 |
2011.07.15 |
申请人 |
北京兆易创新科技股份有限公司 |
发明人 |
刘奎伟;舒清明;朱一明 |
分类号 |
G11C7/06(2006.01)I;G11C29/42(2006.01)I |
主分类号 |
G11C7/06(2006.01)I |
代理机构 |
北京润泽恒知识产权代理有限公司 11319 |
代理人 |
苏培华;赵娟 |
主权项 |
一种存储器电路,其特征在于,包括相互连接的控制电路以及全局存储阵列;其中,所述全局存储阵列包括:全局放大电路;至少一个段存储阵列,以及,与各段存储阵列连接的段放大电路及段选通电路;所述段存储阵列中包括至少一个组存储阵列,以及,与各组存储阵列连接的组放大电路及组选通电路;所述全局放大电路通过全局位线与段放大电路及段选通电路连接,并且,所述全局放大电路中具有与所述全局位线连接的内部位线;所述段放大电路及段选通电路通过段位线与组放大电路及组选通电路连接;所述组放大电路及组选通电路通过组位线与组存储阵列中的存储单元连接;所述控制电路包括:读写控制单元,用于产生读写控制信号,并依据所述读写控制信号从所述全局存储阵列中读出数据或写入数据;错误检查和纠正电路,用于对读出数据和写入数据进行检查和纠正;其中,所述全局存储阵列还包括:与控制电路连接的控制信号缓冲器电路,所述控制信号缓冲器电路还与组放大电路及组选通电路、段放大电路及段选通电路、全局放大电路连接;所述控制电路产生的读写控制信号发送至所述控制信号缓冲器电路,所述控制信号缓冲器电路依据读写控制信号相应连接组放大电路、组选通电路、段放大电路、段选通电路或全局放大电路执行对应操作。 |
地址 |
100083 北京市海淀区学院路30号科大天工大厦A座12层 |