多芯片同步系统

摘要

一种多芯片同步系统可包括与至少一个从属级芯片通信耦接的主芯片。主芯片和从属级芯片均可包括数据通路、存储器和以每个时钟周期递增的计数器。主芯片可将其数据通路对准，并在完成对准时可将数据通路缓存到其存储器内，将同步信号传输给从属级芯片，并启动其计数器。主芯片可在计数器达到同步窗口值时释放其存储器。从属级芯片可将其数据通路对准，并在完成对准时可将数据通路缓存到其存储器中。从属级芯片可在从主芯片接收到同步信号时启动其计数器，并在计数器达到同步窗口值时释放其存储器。

主权项

一种多芯片同步方法，所述方法包括：通过多个芯片中的每一个将所述多个芯片中的每一个的多个数据通路对准，其中，所述多个芯片包括主芯片和多个从属级芯片；在通过所述多个芯片中的每一个芯片完成对准时：所述多个芯片中的每一个将所述多个芯片中的每一个的所述多个数据通路中的每一个缓存到所述多个芯片中的每一个的多个存储器中；并且所述多个芯片中的每一个启动以每个时钟周期递增的第一计数器；在所述多个芯片的所述主芯片完成对准之后，将同步信号从所述多个芯片的所述主芯片传输给所述多个芯片的所述多个从属级芯片；所述多个芯片中的每一个启动以每个时钟周期递增的第二计数器，其中，当所述多个芯片中的所述多个从属级芯片中的每一个接收到所述同步信号时启动所述多个芯片中的所述多个从属级芯片中的每一个的第二计数器，而不管所述多个芯片中的所述多个从属级芯片中的每一个是否完成对准，以及当所述多个芯片中的所述主芯片传输所述同步信号时，启动所述多个芯片中的所述主芯片的第二计数器；并且当所述多个芯片中的每一个的第二计数器达到所述多个芯片中的每一个的同步窗口值时，所述多个芯片中的每一个释放所述多个芯片中的每一个的所述多个存储器。